數(shù)字邏輯設(shè)計(jì)

序
前言
第1章 數(shù)制與編碼
本章學(xué)習(xí)目標(biāo)
1. 1 進(jìn)位計(jì)數(shù)制
1. 2 數(shù)制的轉(zhuǎn)換
1. 2. 1 二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)
1. 2. 2 十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)
1. 2. 3 二進(jìn)制數(shù)與2n進(jìn)制數(shù)之間的轉(zhuǎn)換
1. 3 編碼
1. 3. 1 BCD碼
1. 3. 2 可靠性編碼
1. 3. 3 字符代碼
小結(jié)
習(xí)題1
第2章 邏輯代數(shù)
本章學(xué)習(xí)目標(biāo)
2. 1 邏輯代數(shù)的基本運(yùn)算
2. 1. 1 或運(yùn)算
2. 1. 2 與運(yùn)算
2. 1. 3 非運(yùn)算
2. 2 邏輯函數(shù)間的相等
2. 2. 1 邏輯函數(shù)的定義
2. 2. 2 邏輯函數(shù)的表示方法
2. 2. 3 邏輯函數(shù)的相等
2. 3 邏輯代數(shù)的公理. 基本定律和規(guī)則
2. 3. 1 公理
2. 3. 2 基本定理
2. 3. 3 重要規(guī)則
2. 3. 4 復(fù)合邏輯
2. 4 邏輯函數(shù)的表示形式
2. 4. 1 邏輯函數(shù)的基本表示形式
2. 4. 2 最小項(xiàng)和最大項(xiàng)
2. 4. 3 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式
2. 5 邏輯函數(shù)化簡(jiǎn)
2. 5. 1 代數(shù)化簡(jiǎn)法
2. 5. 2 卡諾圖化簡(jiǎn)法
2. 6 邏輯函數(shù)化簡(jiǎn)中的兩個(gè)實(shí)際問(wèn)題
2. 6. 1 帶有任意項(xiàng)的邏輯函數(shù)化簡(jiǎn)
2. 6. 2 多個(gè)輸出的邏輯函數(shù)化簡(jiǎn)
小結(jié)
習(xí)題2
第3章 組合邏輯電路
本章學(xué)習(xí)目標(biāo)
3. 1 組合電路的分析
3. 2 組合電路的設(shè)計(jì)
3. 2. 1 邏輯函數(shù)的變換及其實(shí)現(xiàn)
3. 2. 2 組合邏輯電路設(shè)計(jì)舉例
3. 3 組合邏輯中的中規(guī)模集成電路
3. 3. 1 編碼器
3. 3. 2 譯碼器
3. 3. 3 數(shù)據(jù)選擇器
3. 3. 4 數(shù)據(jù)比較器
3. 3. 5 加法器
3. 4 組合電路的競(jìng)爭(zhēng)和冒險(xiǎn)
3. 4. 1 競(jìng)爭(zhēng)與冒險(xiǎn)
3. 4. 2 冒險(xiǎn)的判斷
3. 4. 3 冒險(xiǎn)的消除
小結(jié)
習(xí)題3
第4章 時(shí)序邏輯電路概述
本章學(xué)習(xí)目標(biāo)
4. 1 時(shí)序邏輯電路模型
4. 2 同步時(shí)序電路的描述方法
4. 2. 1 代數(shù)法
4. 2. 2 狀態(tài)表
4. 2. 3 狀態(tài)圖
4. 2. 4 時(shí)序圖 時(shí)間波形圖
4. 3 觸發(fā)器
4. 3. 1 基本R-S觸發(fā)器
4. 3. 2 鐘控觸發(fā)器
4. 3. 3 主從觸發(fā)器
4. 3. 4 邊沿觸發(fā)器
4. 4 觸發(fā)器之間的轉(zhuǎn)換
4. 4. 1 D觸發(fā)器轉(zhuǎn)換成其他邏輯功能的觸發(fā)器
4. 4. 2 J-K觸發(fā)器轉(zhuǎn)換成其他邏輯功能的觸發(fā)器
小結(jié)
習(xí)題4
第5章 同步時(shí)序電路
本章學(xué)習(xí)目標(biāo)
5. 1 同步時(shí)序電路分析
5. 1. 1 代數(shù)法
5. 1. 2 列表法
5. 2 同步時(shí)序電路設(shè)計(jì)
5. 2. 1 建立原始狀態(tài)表和狀態(tài)圖
5. 2. 2 狀態(tài)化簡(jiǎn)
5. 2. 3 狀態(tài)編碼
5. 2. 4 確定激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式
5. 2. 5 畫(huà)出邏輯電路圖
5. 2. 6 一般同步時(shí)序邏輯設(shè)計(jì)舉例
5. 2. 7 典型同步時(shí)序電路的設(shè)計(jì)
5. 3 時(shí)序集成器件的應(yīng)用
5. 3. 1 寄存器
5. 3. 2 計(jì)數(shù)器
5. 3. 3 異步計(jì)數(shù)器
小結(jié)
習(xí)題5
第6章 存儲(chǔ)器和可編程邏輯器件
本章學(xué)習(xí)目標(biāo)
6. 1 存儲(chǔ)器
6. 1. 1 存儲(chǔ)器的分類(lèi)及特點(diǎn)
6. 1. 2 只讀存儲(chǔ)器 ROM
6. 1. 3 隨機(jī)存儲(chǔ)器 RAM
6. 2 可編程邏輯器件
6. 2. 1 PLD電路的表示方法
6. 2. 2 可編程邏輯陣列PLA
6. 2. 3 可編程陣列邏輯PAL
6. 2. 4 通用陣列邏輯GAL
6. 2. 5 PAL和GAL器件的開(kāi)發(fā)工具和編程
小結(jié)
習(xí)題6
第7章 脈沖波形的產(chǎn)生與變換
本章學(xué)習(xí)目標(biāo)
7. 1 集成時(shí)基電路
7. 1. 1 555電路的結(jié)構(gòu)
7. 1. 2 555電路的邏輯功能
7. 1. 3 雙極型和CMOS型555的性能比較
7. 2 施密特觸發(fā)器
7. 2. 1 概述
7. 2. 2 集成施密特觸發(fā)器
7. 2. 3 用555電路構(gòu)成的施密特觸發(fā)器
7. 2. 4 施密特觸發(fā)器的應(yīng)用
7. 3 單穩(wěn)態(tài)觸發(fā)器
7. 3. 1 概述
7. 3. 2 集成單穩(wěn)態(tài)觸發(fā)器
7. 3. 3 用555電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
7. 3. 4 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
7. 4 多諧振蕩器
7. 4. 1 概述
7. 4. 2 石英晶體多諧振蕩器
7. 4. 3 用555電路構(gòu)成的多諧振蕩器
小結(jié)
習(xí)題7
第8章 數(shù)／模和模／數(shù)轉(zhuǎn)換
本章學(xué)習(xí)目標(biāo)
8. 1 概述
8. 2 數(shù)／模轉(zhuǎn)換器 DAC
8. 2. 1 R-2R倒T型電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
8. 2. 2 D／A轉(zhuǎn)換器的主要指標(biāo)
8. 2. 3 集成DAC
8. 3 模／數(shù)轉(zhuǎn)換器 ADC
8. 3. 1 模／數(shù)轉(zhuǎn)換器的基本原理
8. 3. 2 常見(jiàn)的A／D轉(zhuǎn)換器
8. 3. 3 集成ADC
小結(jié)
習(xí)題8
第9章 邏輯門(mén)器件
本章學(xué)習(xí)目標(biāo)
9. 1 晶體管的開(kāi)關(guān)特性
9. 1. 1 二極管的開(kāi)關(guān)特性
9. 1. 2 三極管的開(kāi)關(guān)特性
9. 2 基本邏輯門(mén)和復(fù)合邏輯門(mén)
9. 2. 1 基本邏輯門(mén)
9. 2. 2 復(fù)合邏輯門(mén)
9. 2. 3 TTL集成邏輯電路
9. 3 其他類(lèi)型的TTL門(mén)電路
9. 3. 1 集電極開(kāi)路門(mén) OC門(mén)
9. 3. 2 三態(tài)輸出門(mén) TSL門(mén)
9. 3. 3 TTL集成電路系列簡(jiǎn)介
9. 4 MOS邏輯門(mén)
9. 4. 1 CMOS反相器
9. 4. 2 CMOS傳輸門(mén)
9. 4. 3 CMOS門(mén)電路使用特點(diǎn)
9. 4. 4 CMOS與TTL電路的接口
9. 4. 5 CMOS電路操作保護(hù)措施
小結(jié)
習(xí)題9
附錄 Electronics Workbench5. 0 電子學(xué)工作臺(tái) 簡(jiǎn)介
參考文獻(xiàn)