注冊(cè) | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當(dāng)前位置: 首頁(yè)出版圖書科學(xué)技術(shù)計(jì)算機(jī)/網(wǎng)絡(luò)計(jì)算機(jī)輔助設(shè)計(jì)與工程計(jì)算計(jì)算機(jī)輔助綜合現(xiàn)代VLSI電路設(shè)計(jì):英文版

現(xiàn)代VLSI電路設(shè)計(jì):英文版

現(xiàn)代VLSI電路設(shè)計(jì):英文版

定 價(jià):¥50.00

作 者: Wayne Wolf著
出版社: 科學(xué)出版社
叢編項(xiàng): 國(guó)外高校電子信息類優(yōu)秀教材
標(biāo) 簽: VLSI設(shè)計(jì)

ISBN: 9787030101372 出版時(shí)間: 2002-03-01 包裝: 平裝
開本: 26cm 頁(yè)數(shù): 560 字?jǐn)?shù):  

內(nèi)容簡(jiǎn)介

  本書為國(guó)外高校電子信息類優(yōu)秀教材(英文影印版)之一。本書主要內(nèi)容有數(shù)字系統(tǒng)和VLSI、晶體管和布圖、邏輯門及邏輯網(wǎng)絡(luò)合并、時(shí)序機(jī)、輔助系統(tǒng)設(shè)計(jì)、平面布局、體系結(jié)構(gòu)設(shè)計(jì)、芯片設(shè)計(jì)、CAD系統(tǒng)計(jì)算法學(xué)。書中綜合論述了在設(shè)計(jì)VLSI系統(tǒng)中能耗最小化、穩(wěn)定性工藝、最優(yōu)品質(zhì)等新觀點(diǎn)。本書重在CMOS技術(shù),同時(shí)也描述了基本概念以及電路、邏輯和系統(tǒng)之間的聯(lián)系。本書適用于高等院校電子信息、電氣工程及其自動(dòng)化專業(yè)本科生,也可供一般工程技術(shù)人員參考。

作者簡(jiǎn)介

暫缺《現(xiàn)代VLSI電路設(shè)計(jì):英文版》作者簡(jiǎn)介

圖書目錄

Preface to the Second Edition
Preface
1  Digital Systems and VLSI
1.1Why Design Integrated Circuits?
1.2Integrated Circuit Manufacturing
1.3CMOS Technology
1.4Integrated Circuit Design Techniques
1.5A Look into the Future
1.6Summary
1.7References
1.8Problems
2  Transistors and Layout
2.1Introduction
2.2Fabrication Processes
2.3Transistors
2.4Wires and Vias
2.5Design Rules
2.6Layout Design and Tools
2.7References
2.8Problems
3  Logic Gates
3.1Introduction
3.2Combinational Logic Functions
3.3Static Complementary Gates
3.4Wires and Delay
3.5Switch Logic
3.6Alternative Gate Circuits
3.7References
3.8Problems
4  Combinational Logic Networks
4.1Introduction
4.2Layout Design Methods
4.3Simulation
4.4Combinational Network Delay
4.5Crosstalk
4.6Power Optimization
4.7Switch Logic Networks
4.8Combinational Logic Testing
4.9References
4.10Problems
5  Sequential Machines
5.1Introduction
5.2Latches and Flip-Flops
5.3Sequential Systems and Clocking Disciplines
5.4Sequential System Design
5.5Power Optimization
5.6Design Validation
5.7Sequential Testing
5.8References
5.9Problems
6  Subsystem Design
6.1Introduction
6.2Subsystem Design Principles
6.3Combinational Shifters
6.4Adders
6.5ALUs
6.6Multipliers
6.7High-Density Memory
6.8Field-Programmable Gate Arrays
6.9Programmable Logic Arrays
6.10References 
6.11Problems
7  Floorplanning
7.1Introduction
7.2Floorplanning Methods
7.3Off-Chip Connections
7.4References
7.5Problems
8  Architecture Design
8.1Introduction
8.2Register-Transfer Design
8.3High-Level Synthesis
8.4Architectures for Low Power
8.5Architecture Testing
8.6References
8.7Problems
9  Chip Design
9.1Introduction
9.2Design Methodologies
9.3Kitchen Timer Chip
9.4PDP-8 Data Path
9.5References
9.6Problems
10  CAD Systems and Algorithms
10.1Introduction
10.2CAD Systems
10.3Simulation
10.4Layout Synthesis
10.5Layout Analysis
10.6Timing Analysis and Optimization
10.7Logic Synthesis
10.8Test Generation
10.9Sequential Machine Optimizations
10.10Scheduling and Binding
10.11Hardware/Software Co-Design
10.12References
10.13Problems
Appendix A:A Chip Designer's Lexicon
Appendix B:Chip Design Projects
B.1Class Project Ideas
B.2Project Proposal and Specification
B.3Design Plan
B.4Design Checkpoints and Documentation
Appendix C:Design Modeling
C.1Introduction
C.2Hardware Modeling in VHDL
C.3Hardware Modeling in C
References
Index

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) ranfinancial.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號(hào) 鄂公網(wǎng)安備 42010302001612號(hào)