注冊 | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當(dāng)前位置: 首頁出版圖書科學(xué)技術(shù)計算機(jī)/網(wǎng)絡(luò)計算機(jī)組織與體系結(jié)構(gòu)嵌入式計算系統(tǒng)設(shè)計原理

嵌入式計算系統(tǒng)設(shè)計原理

嵌入式計算系統(tǒng)設(shè)計原理

定 價:¥65.00

作 者: (美)Wayne Wolf著;孫玉芳[等]譯;孫玉芳譯
出版社: 機(jī)械工業(yè)出版社
叢編項: 計算機(jī)科學(xué)叢書
標(biāo) 簽: 嵌入式計算機(jī)

ISBN: 9787111096405 出版時間: 2002-02-01 包裝: 簡裝本
開本: 26cm+光盤2片 頁數(shù): 460 字?jǐn)?shù):  

內(nèi)容簡介

  絕大多數(shù)現(xiàn)存計算機(jī)都是被嵌入到無數(shù)的智能設(shè)備和應(yīng)用系統(tǒng)中而不僅僅是桌面系統(tǒng)。我們正見證著一個新的學(xué)科及其原理、限制和設(shè)計過程的出現(xiàn)。 本書是第一本用于講授這個新學(xué)科的書。它提示了這些系統(tǒng)的復(fù)雜性以及用于設(shè)計此類系統(tǒng)所需工具和方法的奧秘。硬軟件領(lǐng)域的研究人員、學(xué)生見多識廣的專業(yè)人員都將會重視這一快速發(fā)展領(lǐng)域的集成工程設(shè)計方法的價值。

作者簡介

暫缺《嵌入式計算系統(tǒng)設(shè)計原理》作者簡介

圖書目錄

出版者的話
專家指導(dǎo)委員會
譯者序

前言
第1章 嵌入式計算
1.1 引言
1.2 復(fù)雜系統(tǒng)和微處理器
1.2.1 嵌入式計算機(jī)
1.2.2 嵌入式計算應(yīng)用的特點
1.2.3 為什么要使用微處理器
1.2.4 嵌入式計算系統(tǒng)設(shè)計所面臨的挑戰(zhàn)
1.3 嵌入式系統(tǒng)的設(shè)計過程
1.3.1 需求
1.3.2 規(guī)格說明
1.3.3 體系結(jié)構(gòu)設(shè)計
1.3.4 設(shè)計硬件構(gòu)件和軟件構(gòu)件
1.3.5 系統(tǒng)集成
1.4 系統(tǒng)設(shè)計的形式化方法
1.4.1 結(jié)構(gòu)描述
1.4.2 行為描述
1.5 設(shè)計示例:模型火車控制器
1.5.1 需求
1.5.2 概念性規(guī)格說明
1.5.3 詳細(xì)的規(guī)格說明
1.5.4 本節(jié)所學(xué)內(nèi)容
1.6 本書導(dǎo)讀
1.6.1 第2章:指令系統(tǒng)
1.6.2 第3章:CPU
1.6.3 第4章:嵌入式計算平臺
1.6.4 第5章:程序設(shè)計和分析
1.6.5 第6章:進(jìn)程和操作系統(tǒng)
1.6.6 第7章:硬件加速器
1.6.7 第8章:網(wǎng)絡(luò)
1.6.8 第9章:系統(tǒng)設(shè)計技術(shù)
1.7 小結(jié)
推薦讀物
習(xí)題
實習(xí)題
第2章 指令系統(tǒng)
2.1 引言
2.2 預(yù)備知識
2.2.1 計算機(jī)體系結(jié)構(gòu)分類
2.2.2 匯編語言
2.3 ARM處理器
2.3.1 處理器和存儲器組織
2.3.2 數(shù)據(jù)操作
2.3.3 控制流
2.4 SHARC處理器
2.4.1 存儲器組織
2.4.2 數(shù)據(jù)操作
2.4.3 控制流
2.4.4 指令的并行性
2.5 小結(jié)
推薦讀物
習(xí)題
實習(xí)題
第3章 CPU
3.1 引言
3.2 輸入輸出編程
3.2.1 輸入輸出設(shè)備
3.2.2 輸入輸出原語
3.2.3 忙等I/O
3.2.4 中斷
3.3 管態(tài)、異常和陷阱
3.3.1 管態(tài)
3.3.2 異常
3.3.3 陷阱
3.4 協(xié)處理器
3.5 存儲系統(tǒng)機(jī)制
3.5.1 高速緩存
3.5.2 存儲管理單元和地址轉(zhuǎn)換
3.6 CPU的性能
3.6.1 流水線技術(shù)
3.6.2 超標(biāo)量執(zhí)行
3.6.3 高速緩存
3.7 CPU的功耗
3.8 設(shè)計示例:數(shù)據(jù)壓縮器
3.8.1 需求和算法
3.8.2 規(guī)格說明
3.8.3 程序設(shè)計
3.8.4 測試
3.9 小結(jié)
推薦讀物
習(xí)題
實習(xí)題
第4章 嵌入式計算平臺
4.1 引言
4.2 CPU總線
4.2.1 總線協(xié)議
4.2.2 DMA
4.2.3 系統(tǒng)總線配置
4.2.4 ARM總線
4.2.5 SHARC總線
4.3 存儲設(shè)備
4.3.1 存儲設(shè)備組織
4.3.2 隨機(jī)存儲器
4.3.3 只讀存儲器
4.4 I/O設(shè)備
4.4.1 定時器和計數(shù)器
4.4.2 A/D和D/A轉(zhuǎn)換器
4.4.3 鍵盤
4.4.4 發(fā)光二極管
4.4.5 顯示器
4.4.6 觸摸屏
4.5 組件接口
4.5.1 存儲器接口
4.5.2 設(shè)備接口
4.6 用微處理器設(shè)計
4.6.1 系統(tǒng)的體系結(jié)構(gòu)
4.6.2 硬件設(shè)計
4.6.3 PC作為平臺
4.7 開發(fā)與調(diào)試
4.7.1 開發(fā)環(huán)境
4.7.2 調(diào)試方法
4.7.3 調(diào)試難點
4.8 制造測試
4.9 設(shè)計示例:鬧鐘
4.9.1 需求
4.9.2 規(guī)格說明
4.9.3 系統(tǒng)體系結(jié)構(gòu)
4.9.4 構(gòu)件設(shè)計與測試
4.9.5 系統(tǒng)集成與測試
4.10 小結(jié)
推薦讀物
習(xí)題
實習(xí)題
第5章 程序設(shè)計和分析
5.1 引言
5.2 程序設(shè)計
5.2.1 設(shè)計范型
5.2.2 嵌入式系統(tǒng)設(shè)計范型
5.3 編程模型
5.3.1 數(shù)據(jù)流圖
5.3.2 控制/數(shù)據(jù)流圖
5.4 匯編和鏈接
5.4.1 匯編程序
5.4.2 鏈接
5.5 基本編譯技術(shù)
5.5.1 語句翻譯
5.5.2 過程
5.5.3 數(shù)據(jù)結(jié)構(gòu)
5.5.4 表達(dá)式簡化
5.5.5 死代碼清除
5.5.6 過程內(nèi)嵌
5.5.7 循環(huán)變換
5.5.8 寄存器分配
5.5.9 調(diào)度
5.5.10 指令選擇
5.5.11 理解并使用你的編譯程序
5.5.12 解釋程序與JIT編譯程序
5.6 執(zhí)行時間的分析與優(yōu)化
5.6.1 程序性能的要素
5.6.2 跟蹤驅(qū)動的性能分析
5.6.3 優(yōu)化執(zhí)行速度
5.7 能量和功率的分析和優(yōu)化
5.8 程序長度的分析及優(yōu)化
5.9 程序驗證和測試
5.9.1 白盒測試
5.9.2 黑盒測試
5.9.3 評估功能測試
5.9.4 性能測試
5.10 設(shè)計示例:軟件調(diào)制解調(diào)器
5.10.1 工作原理和需求
5.10.2 規(guī)格說明
5.10.3 系統(tǒng)體系結(jié)構(gòu)
5.10.4 構(gòu)件設(shè)計和測試
5.10.5 系統(tǒng)集成和測試
5.11 小結(jié)
推薦讀物
習(xí)題
實習(xí)題
第6章 進(jìn)程和操作系統(tǒng)
6.1 引言
6.2 多任務(wù)和多進(jìn)程
6.2.1 多速率系統(tǒng)
6.2.2 早期多任務(wù)技術(shù):協(xié)同例程
6.3 進(jìn)程
6.4 文境切換
6.4.1 協(xié)作多任務(wù)處理
6.4.2 搶先式多任務(wù)處理
6.4.3 進(jìn)程和面向?qū)ο笤O(shè)計
6.5 操作系統(tǒng)
6.5.1 進(jìn)程狀態(tài)和進(jìn)程調(diào)度
6.5.2 操作系統(tǒng)結(jié)構(gòu)
6.5.3 進(jìn)程中的計時需求
6.5.4 進(jìn)程間通信
6.5.5 操作系統(tǒng)的其他功能
6.6 調(diào)度策略
6.6.1 單一速率調(diào)度
6.6.2 期限最近者優(yōu)先調(diào)度
6.6.3 RMS和EDF比較
6.6.4 對建模假設(shè)的進(jìn)一步分析
6.6.5 其他POSIX調(diào)度策略
6.7 進(jìn)程間通信機(jī)制
6.7.1 信號
6.7.2 UML中的信號
6.7.3 共享內(nèi)存通信
6.7.4 基于消息的通信
6.8 評估操作系統(tǒng)的性能
6.9 進(jìn)程的功率優(yōu)化策略
6.10 設(shè)計示例:電話應(yīng)答機(jī)
6.10.1 工作原理和需求
6.10.2 規(guī)格說明
6.10.3 系統(tǒng)體系結(jié)構(gòu)
6.10.4 構(gòu)件設(shè)計和測試
6.10.5 系統(tǒng)集成和測試
6.11 小結(jié)
推薦讀物
習(xí)題
實習(xí)題
第7章 硬件加速器
7.1 引言
7.2 CPU和加速器
7.2.1 為什么使用加速器
7.2.2 加速器的設(shè)計
7.3 加速系統(tǒng)的設(shè)計
7.3.1 性能分析
7.3.2 系統(tǒng)體系結(jié)構(gòu)框架
7.3.3 劃分
7.3.4 調(diào)度和分配
7.3.5 系統(tǒng)集成和調(diào)試
7.4 設(shè)計示例:視頻加速器
7.4.1 算法和需求
7.4.2 規(guī)格說明
7.4.3 體系結(jié)構(gòu)
7.4.4 構(gòu)件設(shè)計
7.4.5 系統(tǒng)測試
7.5 小結(jié)
推薦讀物
習(xí)題
實習(xí)題
第8章 網(wǎng)絡(luò)
8.1 引言
8.2 分布式嵌入體系結(jié)構(gòu)
8.2.1 為什么使用分布式系統(tǒng)
8.2.2 網(wǎng)絡(luò)抽象模型
8.2.3 硬件和軟件體系結(jié)構(gòu)
8.2.4 報文傳遞編程
8.3 嵌入式系統(tǒng)網(wǎng)絡(luò)
8.3.1 I2C總線
8.3.2 CAN總線
8.3.3 SHARC鏈接端口
8.3.4 以太網(wǎng)
8.3.5 Myrinet
8.3.6 因特網(wǎng)
8.4 基于網(wǎng)絡(luò)的設(shè)計
8.4.1 通信分析
8.4.2 系統(tǒng)性能分析
8.4.3 硬件平臺設(shè)計、分配和調(diào)度
8.5 可達(dá)Internet系統(tǒng)
8.6 設(shè)計示例:電梯控制器
8.6.1 工作原理和需求
8.6.2 規(guī)格說明
8.6.3 體系結(jié)構(gòu)
8.6.4 測試
8.7 小結(jié)
推薦讀物
習(xí)題
實習(xí)題
第9章 系統(tǒng)設(shè)計技術(shù)
9.1 引言
9.2 設(shè)計方法學(xué)
9.2.1 為什么研究設(shè)計方法學(xué)
9.2.2 設(shè)計流程
9.3 需求分析
9.4 規(guī)格說明
9.4.1 面向控制的規(guī)格說明語言
9.4.2 高級規(guī)格說明
9.5 系統(tǒng)分析和體系結(jié)構(gòu)設(shè)計
9.6 質(zhì)量保證
9.6.1 質(zhì)量保證技術(shù)
9.6.2 驗證規(guī)格說明
9.6.3 設(shè)計評審
9.6.4 測量驅(qū)動的質(zhì)量保證
9.7 設(shè)計示例:電話用戶交換機(jī)
9.7.1 工作原理
9.7.2 系統(tǒng)體系結(jié)構(gòu)
9.8 設(shè)計示例:噴墨打印機(jī)
9.8.1 硬件設(shè)計
9.8.2 軟件設(shè)計
9.9 設(shè)計示例:個人數(shù)字助理
9.10 設(shè)計示例:機(jī)頂盒
9.11 片上系統(tǒng)
9.12 小結(jié)
推薦讀物
習(xí)題
實習(xí)題
附錄A UML符號
附錄B 硬件設(shè)計附注
術(shù)語表
參考文獻(xiàn)
索引

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) ranfinancial.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號 鄂公網(wǎng)安備 42010302001612號