注冊(cè) | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當(dāng)前位置: 首頁(yè)出版圖書科學(xué)技術(shù)計(jì)算機(jī)/網(wǎng)絡(luò)圖形圖像、多媒體、網(wǎng)頁(yè)制作綜合EDA工程概論

EDA工程概論

EDA工程概論

定 價(jià):¥41.00

作 者: 曾繁泰,李冰,李曉林著
出版社: 清華大學(xué)出版社
叢編項(xiàng): EDA工程系列叢書
標(biāo) 簽: Protel/EDA

ISBN: 9787302050575 出版時(shí)間: 2002-01-01 包裝: 精裝
開本: 26cm 頁(yè)數(shù): 436 字?jǐn)?shù):  

內(nèi)容簡(jiǎn)介

  本書是“EDA工程系列叢書”之一,共分10章。第1章簡(jiǎn)要概述了EDA工程的基本概念;第2章介紹了EDA工程理論基礎(chǔ);第3章介紹了EDA工程方法,涉及行為描述、SOC設(shè)計(jì)方法、IP復(fù)用、ASIC設(shè)計(jì)方法、虛擬機(jī)、測(cè)試平臺(tái)設(shè)計(jì)方法、軟硬件協(xié)同驗(yàn)證等內(nèi)容;第4章介紹了VHDL語(yǔ)法基礎(chǔ)、程序設(shè)計(jì)方法;第5章介紹了EDA工程的實(shí)現(xiàn)載體之一——各類可編程器件的原理、結(jié)構(gòu)、編程方法;第6章介紹了電子產(chǎn)品設(shè)計(jì)開發(fā)過(guò)程,主要針對(duì)芯片設(shè)計(jì)、電路板設(shè)計(jì)、電子系統(tǒng)設(shè)計(jì)三個(gè)方面進(jìn)行介紹;第7章是專業(yè)EDA工具開發(fā)基礎(chǔ),介紹了EDA工程數(shù)據(jù)庫(kù)的管理,屬于軟件工具開發(fā)的范疇;第8章介紹了各種 EDA工具軟件的應(yīng)用,怎樣建立集成設(shè)計(jì)環(huán)境,利用集成設(shè)計(jì)環(huán)境設(shè)計(jì)專用集成電路的方法;第9章介紹了SOC的設(shè)計(jì)方法,涉及IP復(fù)用方法、系統(tǒng)重構(gòu)方法、基于集成平臺(tái)的設(shè)計(jì)方法;第10章展望了 EDA工程的未來(lái)發(fā)展趨勢(shì)。 本書概述了EDA工程的理論基礎(chǔ)、知識(shí)體系,闡述了EDA工具的開發(fā)、EDA工具應(yīng)用于PCB設(shè)計(jì)、FPGA設(shè)計(jì)、ASIC設(shè)計(jì)、SOC設(shè)計(jì)的方法,大致反映了EDA工程的總體內(nèi)容,使讀者對(duì)EDA工程的概貌有一個(gè)大致的了解。不同領(lǐng)域的技術(shù)人員,不同專業(yè)的學(xué)生可以有選擇地閱讀。 本書適用于高校電子、計(jì)算機(jī)、微電子、通信等相關(guān)專業(yè)的高年級(jí)學(xué)生的EDA工程專業(yè)教材,可以作為研究生的參考書,也可作為電子行業(yè)技術(shù)人員的參考讀物。

作者簡(jiǎn)介

暫缺《EDA工程概論》作者簡(jiǎn)介

圖書目錄

第1章 概述                  
 1. 1 EDA工程發(fā)展歷程                  
 1. 2  EDA工程的基本特征                  
 1. 3  EDA工程的應(yīng)用范疇                  
 1. 4  EDA工程的設(shè)計(jì)方法                  
 1. 5  EDA工程的學(xué)術(shù)范疇                  
 1. 5. 1  IC設(shè)計(jì)的必備知識(shí)                  
 1. 5. 2  EDA工程語(yǔ)言                  
 1. 5. 3 EDA工程的硬件產(chǎn)品設(shè)計(jì)方法學(xué)                  
 1. 5. 4  EDA工程的軟件工具設(shè)計(jì)方法學(xué)                  
 1. 5. 5  深亞微米建模                  
 第2章  EDA工程理論基礎(chǔ)                  
 2. 1 現(xiàn)代電子設(shè)計(jì)概念                  
 2. 1. 1 EDA工程的實(shí)現(xiàn)載體                  
 2. 1. 2  EDA工程的設(shè)計(jì)語(yǔ)言                  
 2. 1. 3  EDA系統(tǒng)的框架結(jié)構(gòu)                  
 2. 1. 4  EDA工程的理論基礎(chǔ)                  
 2. 2 系統(tǒng)建模                  
 2. 2. 1 數(shù)字電子系統(tǒng)模型                  
 2. 2. 2 模擬器件的建模                  
 2. 2. 3 并行建模環(huán)境                  
 2. 2. 4 建立PLD器件的物理模型                  
 2. 3 高層次綜合                  
 2. 3. 1 高層次綜合概述                  
 2. 3. 2 高層次綜合的范疇                  
 2. 4 故障測(cè)試                  
 2. 4. 1 概述                  
 2. 4. 2 故障模型                  
 2. 4. 3 故障仿真                  
 2. 4. 4 信號(hào)完整性仿真                  
 2. 5 功能仿真                  
 2. 5. 1 仿真的概念                  
 2. 5. 2 仿真的層次                  
 2. 5. 3 仿真系統(tǒng)的組成                  
 2. 5. 4 仿真工具實(shí)例--Saber                  
 2. 6 形式驗(yàn)證                  
 2. 6. 1 形式驗(yàn)證基本方法                  
 2. 6. 2 形式驗(yàn)證的HDL方法                  
 2. 6. 3 用測(cè)試平臺(tái)語(yǔ)言實(shí)現(xiàn)自動(dòng)驗(yàn)證                  
 2. 6. 4 在深亞微米設(shè)計(jì)中借助等效檢驗(yàn)進(jìn)行形式驗(yàn)證                  
 2. 6. 5 硬/軟件并行設(shè)計(jì)與SOC驗(yàn)證                  
 第3章  EDA工程方法                  
 3. 1 行為描述方法                  
 3. 2 IP復(fù)用方法                  
 3. 2. 1 軟IP與硬IP                  
 3. 2. 2 基于IP模塊的設(shè)計(jì)技術(shù)                  
 3. 2. 3 系統(tǒng)級(jí)芯片(SOC)與IP重用授權(quán)                  
 3. 3 ASIC設(shè)計(jì)                  
 3. 3. 1 專用集成電路(ASIC)設(shè)計(jì)概述                  
 3. 3. 2 用可編程邏輯器件設(shè)計(jì)ASIC方法                  
 3. 3. 3 用門陣列設(shè)計(jì)ASIC方法(半定制法)                  
 3. 3. 4 用標(biāo)準(zhǔn)單元設(shè)計(jì)ASIC(半定制法)                  
 3. 4 大規(guī)模集成電路(VLSI)設(shè)計(jì)方法                  
 3. 5 集成平臺(tái)設(shè)計(jì)方法                  
 3. 6 片上系統(tǒng)SOC設(shè)計(jì)方法                  
 3. 6. 1 概述                  
 3. 6. 2 利用FPGA實(shí)現(xiàn)片上系統(tǒng)                  
 3. 6. 3 嵌入式現(xiàn)場(chǎng)可編程系統(tǒng)芯片                  
 3. 6. 4 系統(tǒng)芯片設(shè)計(jì)方法的比較                  
 3. 6. 5 系統(tǒng)級(jí)芯片的內(nèi)置式測(cè)試(BIST)新技術(shù)                  
 3. 6. 6 系統(tǒng)芯片展望                  
 第4章 VHDL語(yǔ)言基礎(chǔ)                  
 4. 1 概述                  
 4. 1. 1 標(biāo)識(shí)符                  
 4. 1. 2 對(duì)象                  
 4. 1. 3 數(shù)據(jù)類型                  
 4. 1. 4 運(yùn)算操作符                  
 4. 2 VHDL程序基本結(jié)構(gòu)                  
 4. 2. 1 實(shí)體的組織和設(shè)計(jì)方法                  
 4. 2. 2 結(jié)構(gòu)體                  
 4. 2. 3 結(jié)構(gòu)體的3種描述方法                  
 4. 2. 4 結(jié)構(gòu)體的3種子結(jié)構(gòu)設(shè)計(jì)方法                  
 4. 3 VHDL程序設(shè)計(jì)                  
 4. 3. 1 并行語(yǔ)句                  
 4. 3. 2 順序語(yǔ)句                  
 4. 4  層次化設(shè)計(jì)方法                  
 4. 4. 1  庫(kù)(libraries)                  
 4. 4. 2  程序包(PACKAGES)                  
 4. 4. 3  子程序                  
 4. 4. 4  文件輸入/輸出程序包TEXTIO                  
 4. 5  元件例化                  
 4. 5. 1  構(gòu)造元件                  
 4. 5. 2  構(gòu)造程序包                  
 4. 5. 3  用戶構(gòu)造元件庫(kù)                  
 4. 5. 4  元件的調(diào)用                  
 4. 6  組合電路設(shè)計(jì)                  
 4. 6. 1  編碼器. 譯碼器. 選擇器電路                  
 4. 6. 2  運(yùn)算器的設(shè)計(jì)                  
 4. 7  時(shí)序電路設(shè)計(jì)                  
 4. 7. 1  時(shí)鐘邊沿的描述                  
 4. 7. 2  時(shí)序電路中復(fù)位信號(hào)Reset的VHDL描述方法                  
 4. 8  VHDL設(shè)計(jì)綜合                  
 4. 8. 1  邏輯綜合概述                  
 4. 8. 2  設(shè)計(jì)實(shí)現(xiàn)概述                  
 4. 8. 3  面向CPLD器件的實(shí)現(xiàn)                  
 4. 9  VHDL設(shè)計(jì)仿真                  
 4. 9. 1  概述                  
 4. 9. 2  仿真方法                  
 4. 10  測(cè)試(平臺(tái))程序的設(shè)計(jì)方法                  
 4. 10. 1  實(shí)體描述可簡(jiǎn)化                  
 4. 10. 2  程序中應(yīng)包含輸出錯(cuò)誤信息的語(yǔ)句                  
 4. 10. 3  配置語(yǔ)句(CONFIGURATION)                  
 4. 10. 4  不同仿真目的對(duì)測(cè)試平臺(tái)設(shè)計(jì)的要求                  
 4. 10. 5  表格式測(cè)試程序設(shè)計(jì)                  
 4. 10. 6  文件I/O式測(cè)試程序設(shè)計(jì)                  
 4. 10. 7  用子程序方式建立測(cè)試平臺(tái)                  
 4.  11  用 VHDL做電子系統(tǒng)設(shè)計(jì)                  
 4. 12  硬件語(yǔ)言應(yīng)用技巧                  
 第5章  可編程器件                  
 5. 1  可編程器件概述                  
 5. 2  可編程技術(shù)方法                  
 5. 2. 1  編程技術(shù)                  
 5. 2. 2  發(fā)展趨勢(shì)                  
 5. 3  專用集成電路(ASIC)                  
 5. 4  可編程邏輯器件早期產(chǎn)品PAL和GAL                  
 5. 5  可編程器件的分類                  
 5. 6  復(fù)雜的可編程器件(CPLD)                  
 5. 7  現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)                  
 5. 8  可配置計(jì)算邏輯陣列                  
 5. 9  可編程專用集成電路(ASIC)                  
 5. 10  流行可編程器件一覽                  
 5. 11  模擬可編程器件                  
 5. 11. 1  在系統(tǒng)可編程模擬電路的結(jié)構(gòu)                  
 5. 11. 2  PAC的接口電路                  
 5. 12  混合可編程器件                  
 5. 13  激光可編程器件                  
 5. 14  可編程器件技術(shù)展望                  
 第6章  用EDA工具設(shè)計(jì)電子產(chǎn)品                  
 6. 1 EDA工程實(shí)現(xiàn)目標(biāo)之一--印刷電路板及其設(shè)計(jì)工具                  
 6. 1. 1  印刷電路板的種類                  
 6. 1. 2  元器件的封裝形式                  
 6. 1. 3  印刷電路板設(shè)計(jì)時(shí)的常用術(shù)語(yǔ)                  
 6. 1. 4  印刷電路板常用標(biāo)準(zhǔn)                  
 6. 1. 5  印刷電路板布局設(shè)計(jì)                  
 6. 1. 6  印刷電路板的布線設(shè)計(jì)                  
 6. 2  印刷電路板設(shè)計(jì)                  
 6. 3  PCB設(shè)計(jì)工具Protel概述                  
 6. 3. 1  PCB布線流程                  
 6. 3. 2  電路板工作層面                  
 6. 3. 3  雙面板的設(shè)計(jì)                  
 6. 3. 4  元件的布局                  
 6. 3. 5  電路板布線                  
 6. 3. 6  打印輸出                  
 6. 3. 7  PCB報(bào)表                  
 6. 3. 8  創(chuàng)建項(xiàng)目元件庫(kù)                  
 6. 3. 9  由PCB圖生成網(wǎng)絡(luò)表                  
 6. 4  印制電路板的可靠性設(shè)計(jì)                  
 6. 4. 1  如何提高電子產(chǎn)品的抗干擾能力和電磁兼容性                  
 6. 4. 2  Protel軟件在高頻電路布線中的技巧                  
 6. 4. 3  印刷電路板的電磁兼容性設(shè)計(jì)                  
 6. 4. 4  電子產(chǎn)品干擾的抑制方法                  
 6. 5   EDA工程實(shí)現(xiàn)目標(biāo)之二--ASIC及其設(shè)計(jì)工具                  
 6. 5. 1  Cadence概述                  
 6. 5. 2  ASIC設(shè)計(jì)流程                  
 6. 6  ASIC設(shè)計(jì)工具--Cadence概述                  
 6. 6. 1  Cadence軟件的環(huán)境設(shè)置                  
 6. 6. 2  Cadence軟件的啟動(dòng)方法                  
 6. 6. 3  庫(kù)文件的管理                  
 6. 6. 4  文件格式的轉(zhuǎn)化                  
 6. 6. 5  怎樣使用在線幫助                  
 6. 7  仿真工具Verilog-XL                  
 6. 7. 1  環(huán)境設(shè)置                  
 6. 7. 2  Verilog-XL的啟動(dòng)                  
 6. 7. 3  Verilog-XL的界面                  
 6. 7. 4  Verilog-XL的使用示例                  
 6. 7. 5  Verilog-XL的有關(guān)幫助文件                  
 6. 8  電路圖設(shè)計(jì)及電路模擬                  
 6. 9  電路模擬工具Analog Artist                  
 6. 9. 1  設(shè)置                  
 6. 9. 2  啟動(dòng)                  
 6. 9. 3  用戶界面及使用方法                  
 6. 9. 4  相關(guān)在線幫助文檔                  
 6. 10  自動(dòng)布局布線                  
 6. 10. 1 Cadence中的自動(dòng)布局布線流程                  
 6. 10. 2 用AutoAbgen進(jìn)行自動(dòng)布局布線庫(kù)設(shè)計(jì)                  
 6. 11 版圖設(shè)計(jì)及其驗(yàn)證                  
 6. 11. 1 版圖編輯器Virtuoso Layout Editor                  
 6. 11. 2  設(shè)置                  
 6. 11. 3  啟動(dòng)                  

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) ranfinancial.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號(hào) 鄂公網(wǎng)安備 42010302001612號(hào)