可編程邏輯器件開發(fā)技術(shù)：MAX+plusⅡ入門與提高

第1章 可編程邏輯器件原理概述 1
1.1 可編程邏輯器件的發(fā)展歷程及特點 2
1.1.1 可編程邏輯器件的發(fā)展歷程 2
1.1.2 可編程邏輯器件的特點 5
1.2 可編程邏輯器件的分類 6
1.2.1 按集成度分類 6
1.2.2 按編程特性分類 6
1.2.3 按結(jié)構(gòu)分類 9
1.3 簡單可編程邏輯器件 10
1.3.1 可編程只讀存儲器（PROM） 11
1.3.2 可編程邏輯陣列（PLA） 12
1.3.3 可編程陣列邏輯（PAL）和通用陣列邏輯（GAL） 13
1.4 復雜可編程邏輯器件（CPLD） 15
1.4.1 可編程邏輯宏單元 15
1.4.2 可編程連線陣列（PIA） 17
1.4.3 可編程I/O控制塊 18
1.5 現(xiàn)場可編程門陣列（FPGA） 18
1.5.1 FPGA的分類 18
1.5.2 FPGA的基本結(jié)構(gòu) 19
1.5.3 Xilinx公司的XC 4000系列FPGA簡介 22
1.6 小結(jié) 27
1.7 習題 28
第2章 Altera可編程邏輯器件 29
2.1 Altera可編程邏輯器件綜述 30
2.1.1 Altera器件的優(yōu)點 30
2.1.2 Altera器件系列簡介 31
2.2 MAX 7000系列器件 33
2.2.1 MAX 7000系列概述 33
2.2.2 器件結(jié)構(gòu)功能描述 37
2.2.3 器件特性配置 43
2.2.4 器件編程特性 44
2.2.5 器件測試 44
2.2.6 定時模型 45
2.2.7 引腳輸出 46
2.3 FLEX 10K系列器件 49
2.3.1 FLEX 10K系列概述 50
2.3.2 器件結(jié)構(gòu)功能描述 52
2.3.3 器件特性配置 65
2.3.4 器件測試 67
2.3.5 定時模型 67
2.4 ACEX 1K系列器件 70
2.4.1 ACEX 1K系列特點 70
2.4.2 ACEX 1K系列概述 71
2.4.3 器件結(jié)構(gòu)功能描述 72
2.5 小結(jié) 73
2.6 習題 74
第3章 MAX+plusⅡ概述 75
3.1 MAX+plusⅡ的發(fā)展歷史 76
3.2 MAX+plusⅡ的特點 76
3.3 系統(tǒng)運行環(huán)境及軟件安裝 78
3.3.1 推薦系統(tǒng)配置 78
3.3.2 MAX+plusⅡ的安裝 79
3.4 初識MAX+plusⅡ 86
3.4.1 啟動MAX+plusⅡ 86
3.4.2 MAX+plusⅡ的管理器 88
3.4.3 使用MAX+plusⅡ開發(fā)可編程邏輯器件的基本步驟 93
3.4.4 一個簡單實例 95
3.5 小結(jié) 100
3.6 習題 100
第4章 功能模塊設(shè)計 101
4.1 通過原理圖創(chuàng)建功能模塊 102
4.1.1 原理圖設(shè)計 102
4.1.2 符號編輯設(shè)計 111
4.2 文本輸入設(shè)計 115
4.3 波形輸入設(shè)計 122
4.4 混合輸入設(shè)計 128
4.4.1 建立頂層圖形設(shè)計文件 129
4.4.2 查看工程的層次結(jié)構(gòu) 131
4.5 小結(jié) 132
4.6 習題 132
第5章 組建頂層原理圖文件 133
5.1 功能模塊的選擇 134
5.1.1 調(diào)用系統(tǒng)自帶的功能模塊 134
5.1.2 調(diào)用用戶自己創(chuàng)建的功能模塊 141
5.2 原理圖的繪制 149
5.2.1 功能模塊位置調(diào)整 150
5.2.2 原理圖頁面尺寸設(shè)置 151
5.2.3 工具欄的使用 155
5.3 芯片型號的選擇 163
5.4 管腳定義 168
5.4.1 參照原理圖定義管腳 168
5.4.2 修改管腳 172
5.5 小結(jié) 177
5.6 習題 178
第6章 時序仿真 179
6.1 創(chuàng)建波形仿真文件 180
6.1.1 新建一個原理圖文件 180
6.1.2 編譯原理圖文件 182
6.1.3 建立波形仿真文件 184
6.2 添加激勵信號 185
6.2.1 添加節(jié)點信號 186
6.2.2 給輸入信號賦值 190
6.2.3 保存波形文件 194
6.3 軟件時序仿真 195
6.3.1 執(zhí)行時序仿真 195
6.3.2 暫停時序仿真 196
6.3.3 提前終止仿真 198
6.3.4 打開波形仿真文件 200
6.4 分析仿真結(jié)果并調(diào)試原理圖 201
6.4.1 分析仿真結(jié)果 201
6.4.2 根據(jù)仿真結(jié)果修改原理圖 208
6.5 小結(jié) 214
6.6 習題 214
第7章 生成下載編程文件 215
7.1 編譯頂層系統(tǒng)文件 216
7.1.1 全局邏輯綜合規(guī)則 216
7.1.2 其他全局設(shè)定 219
7.1.3 編譯工程原理圖文件 222
7.2 啟用設(shè)計規(guī)則檢查工具 224
7.2.1 檢查規(guī)則的設(shè)置 224
7.2.2 編譯文件 226
7.3 編譯后生成的報告文件 228
7.3.1 適配規(guī)則設(shè)定 228
7.3.2 設(shè)定報告文件 230
7.4 分析資源占用情況 244
7.4.1 管腳資源占用情況 245
7.4.2 芯片資源占用情況 249
7.5 小結(jié) 256
7.6 習題 256
第8章 程序下載 257
8.1 幾種程序下載方式及硬件設(shè)置 258
8.1.1 BitBlaster串行下載 258
8.1.2 ByteBlaster并行下載 260
8.1.3 ByteBlasterMV并行下載 266
8.2 下載編程或配置文件 267
8.2.1 幾種編程與配置文件格式 267
8.2.2 下載編程與配置文件 269
8.2.3 系統(tǒng)調(diào)試 278
8.3 小結(jié) 280
8.4 習題 280