鐵路信號(hào)容錯(cuò)技術(shù)

     目 錄
   第一章 總 論
    1.1容錯(cuò)技術(shù)概論
    1.2故障安全技術(shù)概論
   第二章 故障測(cè)試
    2.1數(shù)字電路（或系統(tǒng)）的故障和故障模型
    2.2故障測(cè)試總論
    2.3部件的功能測(cè)試
    2.4門(mén)級(jí)的結(jié)構(gòu)測(cè)試
    2.5其它的故障檢測(cè)技術(shù)
    2.6系統(tǒng)級(jí)診斷
   第三章 硬件冗余技術(shù)
    3.1冗余技術(shù)的基本概念
    3.2N模冗余技術(shù)
    3.3待命儲(chǔ)備系統(tǒng)
    3.4混合冗余系統(tǒng)
    3.5二模冗余系統(tǒng)
    3.6局部網(wǎng)絡(luò)冗余技術(shù)
   第四章 軟件冗余技術(shù)
    4.1軟件可靠性的基本概念
    4.2軟件的避錯(cuò)技術(shù)
    4.3容錯(cuò)軟件的結(jié)構(gòu)
    4.4軟件錯(cuò)誤檢測(cè)技術(shù)
    4.5軟件容錯(cuò)技術(shù)
   第五章 故障安全組合邏輯電路
    5.1基本故障安全邏輯電路的定義
    5.2單調(diào)邏輯函數(shù)
    5.3基本故障安全邏輯電路的條件
    5.4故障安全組合邏輯電路
    5.5實(shí)現(xiàn)基本故障安全邏輯電路應(yīng)該考慮的主要問(wèn)題
    5.6電阻一晶體管調(diào)變式故障安全邏輯電路
    5.7三值故障安全邏輯電路
    5.8交替邏輯電路及其故障安全性
   第六章 故障安全的時(shí)序邏輯電路
    6.1時(shí)序電路和狀態(tài)機(jī)
    6.2故障安全（FS）時(shí)序電路基本概念
    6.3用對(duì)稱(chēng)出錯(cuò)元件（SFE）和波格碼設(shè)計(jì)FS同步時(shí)序電路
    6.4用對(duì)稱(chēng)出錯(cuò)元件（SFE）和等重碼kCn設(shè)計(jì)FS同步時(shí)序電路
    6.5用SFE元件和集合分劃理論設(shè)計(jì)FS同步時(shí)序電路
    6.6N－FS時(shí)序電路
   第七章 自校驗(yàn)邏輯電路
    7.1概 述
    7.2自校驗(yàn)邏輯電路的特點(diǎn)及一般結(jié)構(gòu)模型
    7.3自校驗(yàn)邏輯電路的定義
    7.4完全自校驗(yàn)檢測(cè)器
    7.5雙軌代碼完全自校驗(yàn)檢測(cè)器
    7.6奇偶校驗(yàn)碼完全自校驗(yàn)檢測(cè)器
    7.7m/n編碼的完全自校驗(yàn)檢測(cè)器
    7.8強(qiáng)故障保險(xiǎn)邏輯
    7.9自校驗(yàn)和故障安全的關(guān)系
   第八章 故障安全計(jì)算機(jī)
    8.1概 述
    8.2鐵路信號(hào)設(shè)備微型計(jì)算機(jī)化的特點(diǎn)
    8.3單機(jī)閉環(huán)自診斷故障安全計(jì)算機(jī)
    8.4采用單機(jī)軟件冗余的故障安全計(jì)算機(jī)
    8.5雙模緊密耦合總線同步式故障安全計(jì)算機(jī)
    8.6雙模時(shí)差同步式故障安全計(jì)算機(jī)
    8.7雙模軟件冗余的故障安全計(jì)算機(jī)
    8.8三模緊密耦合總線同步式故障安全計(jì)算機(jī)
    8.9三模松散耦合式故障安全計(jì)算機(jī)
    8.10故障安全輸入接口
    8.11故障安全輸出接口
    8.12故障安全傳輸
   第九章 軟件系統(tǒng)的故障安全
    9.1軟件系統(tǒng)故障安全概述
    9.2軟件故障安全性需求分析
    9.3軟件系統(tǒng)的故障安全性設(shè)計(jì)準(zhǔn)則
    9.4軟件系統(tǒng)安全性驗(yàn)證和評(píng)估
   主要參考文獻(xiàn)