計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)：奔騰PC

前言
1 緒論
1.1 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)基本概念
1.1.1 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、組成與實(shí)現(xiàn)
1.1.2 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展與分類
1.1.3 個(gè)人計(jì)算機(jī)和工作站
1.2 Wintel平臺(tái)
1.2.1 Intel x86處理器系列
1.2.2 Windows操作系統(tǒng)
1.3 CISC與RISC結(jié)構(gòu)
1.3.1 RISC的提出
1.3.2 RISC的特征
1.3.3 RISC與CISC的競爭
2 Cache與主存儲(chǔ)器
2.1 cache工作原理
2.2 cache組織結(jié)構(gòu)
2.2.1 映射方式
2.2.2 替換策略
2.2.3 實(shí)例：80486處理器片內(nèi)cache
2.3 寫策略與一致性要求
2.3.1 cache寫策略
2.3.2 MESI協(xié)議
2.4 Pentium PC的cache
2.4.1 Pentium級(jí)1 cache的組織結(jié)構(gòu)
2.4.2 Pentium級(jí)1 cache的MESI協(xié)議
2.5 主存儲(chǔ)器的組織
2.5.1 交錯(cuò)存儲(chǔ)器組織
2.5.2 先進(jìn)的DRAM芯片
2.5.3 Pentium PC的主存儲(chǔ)器
3 虛擬存儲(chǔ)器
3.1 虛擬存儲(chǔ)技術(shù)導(dǎo)論
3.1.1 請(qǐng)求頁式管理
3.1.2 虛擬存儲(chǔ)器模型
3.1.3 段頁式管理
3.2 地址轉(zhuǎn)換機(jī)制
3.2.1 直接映象
3.2.2 倒置映象
3.3 頁面替換策略
3.4 Pentium的虛擬存儲(chǔ)器
3.4.1 Pentium的工作模式
3.4.2 保護(hù)模式的分段地址轉(zhuǎn)換
3.4.3 保護(hù)模式的分頁地址轉(zhuǎn)換
3.5 存儲(chǔ)保護(hù)
3.5.1 特權(quán)級(jí)保護(hù)
3.5.2 存儲(chǔ)區(qū)域保護(hù)
4 指令流水線
4.1 流水線導(dǎo)論
4.1.1 流水線結(jié)構(gòu)
4.1.2 流水線性能分析
4.1.3 流水線類型
4.2 基本指令流水線
4.2.1 指令流水線機(jī)制
4.2.2 轉(zhuǎn)移處理技術(shù)
4.2.3 數(shù)據(jù)冒險(xiǎn)及其處理技術(shù)
4.3 超標(biāo)量指令流水線
4.3.1 超標(biāo)量流水線與超流水線
4.3.2 超標(biāo)量流水線的發(fā)射策略
4.3.3 實(shí)例：88110處理器的超標(biāo)量流水線
4.4 Pentium的超標(biāo)量流水線
4.4.1 U，V指令流水線
4.4.2 使用BTB的轉(zhuǎn)移預(yù)測
5 浮點(diǎn)運(yùn)算和運(yùn)算流水線
5.1 IEEE 754浮點(diǎn)表示
5.1.1 浮點(diǎn)表示法
5.1.2 IEEE 754標(biāo)準(zhǔn)
5.2 浮點(diǎn)運(yùn)算
5.2.1 浮點(diǎn)加減乘除運(yùn)算
5.2.2 80x87浮點(diǎn)運(yùn)算器
5.3 運(yùn)算流水線
5.3.1 定點(diǎn)運(yùn)算流水線
5.3.2 浮點(diǎn)運(yùn)算流水線
5.4 非線性流水線調(diào)度
5.4.1 非線性靜態(tài)流水線調(diào)度
5.4.2 非線性動(dòng)態(tài)流水線調(diào)度
6 Pentium CPU
6.1 Pentium性能和結(jié)構(gòu)
6.1.1 Penium性能及指標(biāo)
6.1.2 Pentium結(jié)構(gòu)框圖
6.2 Pentium指令系統(tǒng)
6.2.1 尋址方式
6.2.2 指令格式
6.2.3 指令類型
6.3 Pentium寄存器組織
6.3.1 基本結(jié)構(gòu)寄存器組
6.3.2 系統(tǒng)級(jí)寄存器組
6.4 Pentium中斷機(jī)制
6.4.1 中斷類型
6.4.2 中斷處理
7 主權(quán)總線系統(tǒng)
7.1 總線技術(shù)導(dǎo)論
7.1.1 總線組成
7.1.2 定時(shí)協(xié)議和仲裁方式
7.1.3 PC系統(tǒng)總線發(fā)展簡史
7.2 Pentium PC總線層次結(jié)構(gòu)
7.2.1 Pentium PC總線結(jié)構(gòu)框圖
7.2.2 Pentium引腳信號(hào)及總線周期
7.3 當(dāng)代總線PCI
7.3.1 PCI總線結(jié)構(gòu)
7.3.2 PCI總線周期和總線仲裁
7.4 遺留總線ISA
7.4.1 ISA總線結(jié)構(gòu)
7.4.2 即插即用ISA規(guī)范
7.5 未來總線Futurebus+
7.5.1 Futurebus+總線結(jié)構(gòu)
7.5.2 Futurebus+分布式仲裁
8 外圍設(shè)備及I／O總結(jié)
8.1 外存儲(chǔ)器
8.1.1 硬磁盤機(jī)和ATA／IDE接口標(biāo)準(zhǔn)
8.1.2 軟磁盤驅(qū)動(dòng)器
8.1.3 CD－ROM驅(qū)動(dòng)器
8.2 顯示適配器
8.2.1 顯示標(biāo)準(zhǔn)
8.2.2 顯示適配器結(jié)構(gòu)
8.2.3 顯示適配器帶寬需求與AGP
8.3 并行I／O總線SCSI
8.3.1 SCSI標(biāo)準(zhǔn)
8.3.2 SCSI的協(xié)議層
8.4 串行I／O總線1394和USB
8.4.1 IEEE1394標(biāo)準(zhǔn)
8.4.2 通用串行總線USB
9 新一代Pentium ec
9.1 多媒體擴(kuò)展技術(shù)
9.1.1 MMX技術(shù)
9.1.2 Pentium MMX處理器
9.2 動(dòng)態(tài)執(zhí)行技術(shù)
9.2.1 動(dòng)態(tài)執(zhí)行技術(shù)及其核心結(jié)構(gòu)
9.2.2 Pentium Pro處理器
9.3 Pentium II及新型系統(tǒng)結(jié)構(gòu)
9.3.1 Pentium II處理器
9.3.2 新型Pentium PC系統(tǒng)結(jié)構(gòu)
9.3.3 個(gè)人計(jì)算機(jī)的近期展望
10 并行計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)
10.1 并行計(jì)算機(jī)導(dǎo)論
10.1.1 并行計(jì)算機(jī)系統(tǒng)分類
10.1.2 系統(tǒng)互連機(jī)構(gòu)
10.1.3 消息傳遞機(jī)制
10.2 CC－NUMA多處理機(jī)
10.2.1 CC－NUMA多處理機(jī)一般結(jié)構(gòu)
10.2.2 Stanford Dash多處理機(jī)
10.2.3 Seguent NUMA－Q多處理機(jī)
10.2.4 SGI Origin服務(wù)器
10.3 群集系統(tǒng)
10.3.1 群集系統(tǒng)的通信網(wǎng)絡(luò)
10.3.2 消息傳遞系統(tǒng)
10.3.3 虛似共享存儲(chǔ)器
參考文獻(xiàn)