數(shù)字電子技術(shù)（第二版）

第1章  邏輯事件及其表示方法 實(shí)訓(xùn)1  信號(hào)燈的邏輯控制  1   1.1  邏輯事件與邏輯控制  2   1.2  基本邏輯事件的表示方法  3   1.3  邏輯變量與邏輯函數(shù)  6     1.3.1  邏輯代數(shù)的基本運(yùn)算  6     1.3.2  邏輯函數(shù)的表示方法  8   1.4  邏輯函數(shù)的化簡(jiǎn)  10     1.4.1  邏輯函數(shù)的公式化簡(jiǎn)法  11     1.4.2  邏輯函數(shù)的卡諾圖化簡(jiǎn)法  12   本章小結(jié)  20   習(xí)題1  20 第2章  邏輯門(mén)電路 實(shí)訓(xùn)2  簡(jiǎn)單搶答器的電路與試驗(yàn)  23   2.1  邏輯門(mén)電路  26     2.1.1  非門(mén)  26     2.1.2  與門(mén)  27     2.1.3  或門(mén)  27     2.1.4  其他常用門(mén)電路  28   2.2  不同系列門(mén)電路  30     2.2.1  TTL系列門(mén)電路  30     2.2.2  MOS系列門(mén)電路  31   2.3  門(mén)電路綜合應(yīng)用  32     2.3.1  三選二電路  32     2.3.2  產(chǎn)品分類電路  33     2.3.3  門(mén)電路組成數(shù)字信號(hào)源  34     2.3.4  門(mén)電路構(gòu)成控制門(mén)  35     2.3.5  門(mén)電路組成單穩(wěn)態(tài)觸發(fā)電路  35   2.4  常用IC門(mén)簡(jiǎn)介  37     2.4.1  TTL系列數(shù)字電路的分類及主要參數(shù)指標(biāo)  37     2.4.2  其他常用TTL門(mén)電路介紹  42     2.4.3  常用CMOS門(mén)電路介紹  46   本章小結(jié)  49   習(xí)題2  49 第3章  觸發(fā)器 實(shí)訓(xùn)3  由觸發(fā)器構(gòu)成的改進(jìn)型搶答器  52   3.1  觸發(fā)器概述  55     3.1.1  觸發(fā)器的電路模型  55     3.1.2  觸發(fā)器的實(shí)現(xiàn)  55     3.1.3  各種邏輯功能的觸發(fā)器  58   3.2  觸發(fā)器間的相互轉(zhuǎn)換  62   3.3  觸發(fā)器的應(yīng)用  64     3.3.1  觸發(fā)器構(gòu)成寄存器  64     3.3.2  觸發(fā)器構(gòu)成移位寄存器  64     3.3.3  觸發(fā)器構(gòu)成單脈沖去抖電路  65     3.3.4  觸發(fā)器構(gòu)成分頻電路  65   3.4  555定時(shí)器及其應(yīng)用  66   3.5  常用觸發(fā)器集成電路簡(jiǎn)介  70   本章小結(jié)  71   習(xí)題3  71 第4章  編碼器與譯碼器 實(shí)訓(xùn)4  編/譯碼及數(shù)碼顯示  74   4.1  編碼與譯碼  77     4.1.1  編碼與譯碼的概念  77     4.1.2  常用編碼及特點(diǎn)  78     4.1.3  如何選擇譯碼  81   4.2  編碼器與譯碼器  82     4.2.1  常用編碼器  82     4.2.2  常用譯碼器  85   4.3  編/譯碼器應(yīng)用實(shí)例  92     4.3.1  編碼器的應(yīng)用  92     4.3.2  譯碼器的應(yīng)用  93   4.4  常用編碼器與譯碼器集成電路簡(jiǎn)介  98   本章小結(jié)  99   習(xí)題4  99 第5章  計(jì)數(shù)器 實(shí)訓(xùn)5  計(jì)數(shù)顯示器  101   5.1  計(jì)數(shù)器及其表示方法  103     5.1.1  計(jì)數(shù)器的功能、分類和基本原理  103     5.1.2  二進(jìn)制計(jì)數(shù)器  105     5.1.3  十進(jìn)制計(jì)數(shù)器  107     5.1.4  任意進(jìn)制計(jì)數(shù)器  110   5.2  計(jì)數(shù)器應(yīng)用實(shí)例  112     5.2.1  構(gòu)成地址計(jì)數(shù)器  112     5.2.2  計(jì)數(shù)器組成分頻器  113     5.2.3  計(jì)數(shù)器用于測(cè)量脈沖頻率和周期  114   5.3  常用TTL集成計(jì)數(shù)器簡(jiǎn)介  115   本章小結(jié)  116   習(xí)題 5  116 第6章  寄存器 實(shí)訓(xùn)6  數(shù)據(jù)寄存與傳輸  118   6.1  寄存器的功能與使用方法  121     6.1.1  基本寄存器  121     6.1.2  移位寄存器  122   6.2  寄存器應(yīng)用實(shí)例  124     6.2.1  產(chǎn)生序列信號(hào)  124     6.2.2  用移位寄存器計(jì)數(shù)  125     6.2.3  用移位寄存器分頻  126   6.3  寄存器集成電路簡(jiǎn)介  128   本章小結(jié)  128   習(xí)題6  129 第7章  存儲(chǔ)器 實(shí)訓(xùn)7  EPROM的固化與擦除  130   7.1  概述  132   7.2  存儲(chǔ)器的種類  133     7.2.1  隨機(jī)存取存儲(chǔ)器RAM  133     7.2.2  只讀存儲(chǔ)器ROM  137   7.3  存儲(chǔ)器的應(yīng)用  141   7.4  存儲(chǔ)器常用芯片簡(jiǎn)介  144   本章小結(jié)  145   習(xí)題 7  145 第8章  可編程邏輯器件 實(shí)訓(xùn)8  用GAL設(shè)計(jì)數(shù)字電路  147   8.1  概述  149   8.2  可編程邏輯器件的結(jié)構(gòu)  150     8.2.1  PLD的基本結(jié)構(gòu)  150     8.2.2  FPGA（Fieid Programmable Gate Array）的結(jié)構(gòu)  153   8.3  PAL器件結(jié)構(gòu)及其應(yīng)用  153     8.3.1  PAL器件結(jié)構(gòu)  153     8.3.2  PAL器件舉例及應(yīng)用  155   8.4  GAL器件結(jié)構(gòu)及其應(yīng)用  157     8.4.1  GAL芯片的特點(diǎn)  157     8.4.2  GAL常用芯片的結(jié)構(gòu)  157     8.4.3  輸出邏輯宏單元（OLMC）  159     8.4.4  使用GAL器件設(shè)計(jì)數(shù)字系統(tǒng)簡(jiǎn)介  162   8.5  現(xiàn)場(chǎng)可編程門(mén)陣列FPGA簡(jiǎn)介  162     8.5.1  Xilinx FPGA的結(jié)構(gòu)簡(jiǎn)介  162     8.5.2  Xilinx FPGA的開(kāi)發(fā)過(guò)程簡(jiǎn)介  163   本章小結(jié)  164   習(xí)題8  164 第9章  A/D、D/A轉(zhuǎn)換 實(shí)訓(xùn)9  加法計(jì)數(shù)器D/A轉(zhuǎn)換顯示實(shí)驗(yàn)  165   9.1  A/D轉(zhuǎn)換的基本原理和類型  167     9.1.1  A/D轉(zhuǎn)換的基本原理  167     9.1.2  A/D轉(zhuǎn)換器的類型  168   9.2  D/A轉(zhuǎn)換的基本原理和類型  172     9.2.1  D/A轉(zhuǎn)換的基本原理  172     9.2.2  D/A轉(zhuǎn)換器的類型  172   9.3  常用集成ADC簡(jiǎn)介  175     9.3.1  集成ADC簡(jiǎn)介  175     9.3.2  ADC的應(yīng)用舉例  179   9.4  常用集成DAC簡(jiǎn)介   180     9.4.1  DAC0830系列  180     9.4.2  10位CMOS DAC——AD7533  181   本章小結(jié)  182   習(xí)題9  183 第10章  組合電路的分析與設(shè)計(jì)   10.1  組合邏輯電路的分析方法  184     10.1.1  概述  184     10.1.2  組合邏輯電路的分析方法  184   10.2  組合邏輯電路的設(shè)計(jì)   189     10.2.1  組合邏輯電路設(shè)計(jì)的一般方法  189     10.2.2  組合邏輯電路設(shè)計(jì)實(shí)例  190   10.3  常見(jiàn)組合集成電路簡(jiǎn)介  195   本章小結(jié)  196   習(xí)題10  196 第11章  時(shí)序邏輯電路分析   11.1  時(shí)序邏輯電路的一般分析方法  198     11.1.1  概述  198     11.1.2  時(shí)序邏輯電路的一般分析方法  200   11.2  時(shí)序邏輯電路分析實(shí)例  201   本章小結(jié)  206   習(xí)題 11  206 第12章  硬件描述語(yǔ)言   12.1  概述  208   12.2  VHDL語(yǔ)言的基本結(jié)構(gòu)  209     12.2.1  VHDL語(yǔ)言設(shè)計(jì)的基本單元及其構(gòu)成  209     12.2.2  構(gòu)造體的描述方式  210     12.2.3  包集合、庫(kù)及配置  213   12.3  數(shù)據(jù)對(duì)象、數(shù)據(jù)類型和運(yùn)算操作符  214     12.3.1  數(shù)據(jù)對(duì)象  214     12.3.2  數(shù)據(jù)類型  215     12.3.3  運(yùn)算操作符  217   12.4  仿真和邏輯綜合  218     12.4.1  仿真  218     12.4.2  邏輯綜合  218   12.5  VHDL基本邏輯電路設(shè)計(jì)舉例  219   本章小結(jié)  220   習(xí)題12  220 第13章  數(shù)字電路課程設(shè)計(jì)   13.1  概述  221   13.2  多路可編程控制器設(shè)計(jì)與制作  221     13.2.1  電路設(shè)計(jì)  222     13.2.2  電路制作與測(cè)試  225   13.3  數(shù)字頻率計(jì)的設(shè)計(jì)與制作  226     13.3.1  電路設(shè)計(jì)  227     13.3.2  頻率計(jì)的制作與調(diào)試  230   13.4  數(shù)字電路系統(tǒng)設(shè)計(jì)與制作的一般方法  232     13.4.1  數(shù)字電路系統(tǒng)設(shè)計(jì)的一般方法  232     13.4.2  數(shù)字電路系統(tǒng)的安裝與調(diào)試  234   本章小結(jié)  235   習(xí)題 13  235 附錄A  國(guó)產(chǎn)半導(dǎo)體集成電路型號(hào)命名法  237 附錄B  常用邏輯符號(hào)對(duì)照表  238 附錄C  配套光盤(pán)內(nèi)容介紹及使用說(shuō)明  240 參考文獻(xiàn)  241
trtc.style.display="";
trc.style.display="";