譯者序
前言
第1章 數字概念與數制系統
1.1 數字和模擬：基本概念
1.2 數字系統的歷史
1.3 數字技術對社會的影響
1.4 定義問題，算法簡介
1.5 數字系統綜述
1.6 數制系統簡介
1.7 位數系統
1.7.1 十進制數
1.7.2 二進制數
1.7.3 八進制數
1.7.4 十六進制數
1.7.5 用基r進行計數
1.8 數制系統的轉換
1.8.1 二進制到十六進制的轉換
1.8.2 十六進制和八進制到二進制的轉換
1.8.3 二進制到十進制的轉換
1.8.4 逐次除法基轉換
1.8.5 小數基轉換，逐次乘法
1.8.6 基轉換算法
1.8.7 十進制到任意進制的轉換
1.8.8 任意進制到十進制的轉換
1.9 二進制編碼
1.9.1 自然二進制編碼的十進制
1.9.2 （加權）H進制編碼
1.9.3 BCD自補碼
1.9.4 間隔位編碼
1.9.5 字母數字編碼
1.9.6 帶符號數的二進制編碼
1.9.7 帶符號數量編碼
1.9.8 補碼
1.10 算術運算
1.10.1 二進制算術運算
1.10.2 使用補碼進行12進制算術運算
1.10.3 十六進制算術運算
小結
參考文獻
術語
習題
第2章 布爾開關代數
2.1 二進制邏輯函數
2.1.1 IEEE邏輯符號
2.1.2 邏輯運算、符號和真值表
2.2 開關代數
2.2.1 相等
2.2.2 封閉
2.2.3 單位
2.2.4 結合律
2.2.5 分配律
2.2.6 交換律
2.2.7 互補律
2.2.8 對偶律
2.2.9 吸收律
2.2.10 等冪律
2.2.11 進制變量和常數
2.2.12 德.摩根定理
2.3 功能完全操作集
2.4 用布爾代數簡化布爾方程
2.5 開關函數的實現
2.5.1 開關函數到邏輯圖的轉換
2.5.2 邏輯圖轉化為開關方程
小結
參考文獻
術語
習題
第3章 組合邏輯原理
3.1 組合邏輯的定義
3.1.1 真值表問題的提出
3.1.2 導出開關方程
3.2 標準形式
3.3 從真值表中生成開關方程
3.4 卡諾圖
3.4.1 三變量和四交量卡諾圖
3.4.2 五變量和六變量卡諾圖
3.4.3 使用五變量卡諾圖化簡
3.4.4 使用六變量卡諾圖化簡
3.4.5 不完全確定的函數（隨意項）
3.4.6 比簡最大項方程
3.5 Quine－McClusky最小化方法
3.5.1 使用隨意項的QM法
3.5.2 簡化的質蘊含表
3.6 映射變量
3.7 混合邏輯組合電路
3.7.1 邏輯符號
3.7.2 圓圈邏輯的轉換
3.7.3 使用圓圈表示合成開關函數
3.8 多輸出函數
小結
參考文獻
術后
習題
第4章 組合邏輯的分析與設計
4.1 組合邏輯設計的一般方法
4.2 數字集成電路介紹
4.3 譯碼器
4.4 編碼器
4.5 數字多路器
4.6 加法器和減法器
4.6.1 串行全加器
4.6.2 先行進位加法器
4.6.3 中規(guī)模集成電路加法器
4.6.4 將MSI加法器用作減法器
4.6.5 將MSI加法器用作實現BCD碼到余3碼的轉換器
4.6.6 BCD碼加法器
4.7 二進制比較器
4.8 算術邏輯部件
4.9 陣列乘法器
4.10 三態(tài)緩沖
4.11 組合邏輯險態(tài)
4.11.1 靜險態(tài)
4.11.2 動險態(tài)
小結
參考文獻
術語
習題
第5章 觸發(fā)器、簡單計數器和寄存器
5.1 時序電路模型
5.2 觸發(fā)器
5.3 觸發(fā)器時間規(guī)范
5.3.1 時鐘參數、脈沖寬度和扭曲
5.3.2 觸發(fā)器定時、建立、保持和延遲
5.3.3 觸發(fā)器的亞穩(wěn)定性
5.4 簡單計數器
5.4.1 除2、4和8計數器（異步）
5.4.2 Johnson計數器（同步）
5.4.3 循環(huán)計數器（同步）
5.5 中規(guī)模集成電路計數器
5.5.1 MSI異步計數器
5.5.2 MSI同步計數器
5.5.3 通過譯碼計數器輸出來控制信號生成
5.5.4 計數器應用：數字時鐘
5.5.5 MSI計數器的IEEE標準符號
5.6 寄存器
5.6.1 寄存器數據輸入與輸出
5.6.2 三態(tài)寄存器
5.6.3 寄存器連接到公共數據總線
5.6.4 寄存器傳輸時間
小結
參考文獻
術語
習題
第6章 時序電路介紹
6.1 MEALY與MOORE模型
6.2 狀態(tài)機表示法
6.1 觀態(tài)與次態(tài)
6.2.2 狀態(tài)圖
6.2.3 狀態(tài)表
6.2.4 轉換表
6.2.5 激勵表與激勵函數
6.2.6 激勵實現的代價
6.3 同步時序電路分析
6.3.1 分析原理
6.3.2 分析實例
6.4 構造狀態(tài)圖
6.4.1 可逆十進制計數器
6.4.2 序列檢測器
6.4.3 串行余3碼-BCD碼轉換器
6.5 計數器設計
6.5.1 模8同步計數器
6.5.2 可逆十進制計數器設計
小結
參考文獻
術語
習題
第7章 時序電路設計
7.1 狀態(tài)等價
7.2 狀態(tài)化簡
7.2.1 等價類
7.2.2 隱含表
7.3 不完全定義狀態(tài)表的狀態(tài)化街
7.4 狀態(tài)分配方法
7.4.1 狀態(tài)分配排列
7.4.2 狀態(tài)分配算法
7.4.3 隱含圖
7.5 算法狀態(tài)機
7.5.1 ASM符號
7.5.2 ASM設計實例
7.6 鏈接時序機
小結
參考文獻
術語
習題
第8章 異步時序電路
8.1 基本模式和脈沖模式的異步時序機
8.2 異步時序機分析
8.3 建立流程表
8.4 狀態(tài)分配
8.4.1 競爭和循環(huán)
8.4.2 共享行狀態(tài)分配
8.4.3 多行狀態(tài)分配
8.4.4 單活躍態(tài)狀態(tài)分配
8.5 異步電路設計
8.5.1 異步電路設計問題1
8.5.2 異步電路設計問題2
8.6 數據同步
8.7 異步時序電路的混合工作模式
小結
參考文獻
術語
習題
第9章 可編程邏輯和存儲器
9.1 存儲器
9.2 用EPROM實現時序電路
9.3 可編程邏輯器件
9.3.1 可編程邏輯陣列
9.3.2 可編程陣列邏輯
9.3.3 用PAL設計一個可逆十進制計數器
9.3.4 普通陣列邏輯
9.3.5 用GAL設計同步時序電路
9.4 可擦除的可編程邏輯器件
9.4.1 Altera EP600EPLD
9.4.2 用EP600實現時序電路
9.5 PLD計算機輔助設計
9.5.1 組合邏輯的PLD實現
9.5.2 用PLD語言實現真值表
9.5.3 用PLD語言實現觸發(fā)器
9.5.4 用PLD語言實現狀態(tài)機
9.6 現場可編程門陣列
9.6.1 Xilinx FPGA
9.6.2 Xilinx FPGA系統開發(fā)工具
9.6.3 Xilinx定庫
9.6.4 Actel FPGA
小結
參考文獻
術語
習題
第10章 數字集成電路
10.1 作為開關的二極管
10.2 雙極晶體管開關
10.3 二極管邏輯
10.4 從DTL到TTL的演變
10.5 晶體管-晶體管邏輯電路
10.5.1 TTL電路工作機理
10.5.2 TTL技術要求
10.5.3 TTL子系列
10.5.4 肖特基面結
10.5.5 TTL子系列要求比較
10.5.6 集電極開路TTL電路
10.5.7 二態(tài)TTL器件
10.5.8 混合的TTL子系列扇出
10.5.9 其他TTL電路
10.6 射極耦合邏輯
10.6.1 射極耦合邏輯電路
10.6.2 ECL技術要求
10.6.3 ECL到TTL及TTL到ECL的接口
10.7 互補金屬氧化物半導體
10.7.1 場效應管
10.7.2 MOSFET
10.7.3 MOSFET邏輯門
10.7.4 CMOS邏輯門
10.7.5 高速CMOS的功耗
10.7.6 高速CMOS的傳輸延遲
10.7.7 CMOS噪聲容限
10.7.8 CMOS子系列
小結
參考文獻
術語
習題
附錄A TTL分析Spice練習
附錄B 奇數號習題的答案
鄂公網安備 42010302001612號 