32位微機（Pentium）原理與接口技術

定　價：￥25.00

作　者：	艾德才等編著
出版社：	清華大學出版社
叢編項：	21世紀計算機專業(yè)大專系列教材
標　簽：	微計算機技術

購買這本書可以去

當當網 (￥19.60)

ISBN：	9787302066590	出版時間：	2003-01-01	包裝：	平裝
開本：	27cm	頁數(shù)：	284頁	字數(shù)：

內容簡介

　　本教材是我國國內首本以Pentium為平臺的微機原理與接口技術的教材，其內容豐富、系統(tǒng)、新穎、完整，反映了當今微處理機領域的新技術和新潮流，是作者多年教學經驗和智慧的結晶。本書是以當今最杰出的32位微處理機Pentium為平臺，把Pentium微處理機的體系結構、系統(tǒng)原理、存儲管理技術、高速緩沖存儲器（cache）技術、浮點技術、總線技術、中斷、接口部件、多功能高集成外圍芯片組82371、82443，形成一個完整的、系統(tǒng)的計算機硬件技術教學體系，可以使學生在學習硬件技術時，感到本教材的微機知識全面、系統(tǒng)、自然、流暢。本書反映了微處理機領域技術發(fā)展的最新水平和發(fā)展趨勢，其內容充分體現(xiàn)了計算機硬件技術的知識性與先進性的統(tǒng)一。每章后均配有習題，供自學自測用。本書也可作為高等院校信息類、機電類本科各專業(yè)的微機原理及接口技術、計算機硬件技術基礎教學用書，也可作為普通高等院校計算機專業(yè)本科、?？聘鲗I(yè)作為微機原理及接口技術的教學用書。

作者簡介

暫缺《32位微機（Pentium）原理與接口技術》作者簡介

圖書目錄

第1章  微處理機系統(tǒng)概論
1. 1  微處理機的發(fā)展
1. 2  微處理機體系結構
1. 2. 1  運算器
1. 2. 2  控制器
1. 2. 3  存儲器
1. 2. 4  I／O設備
1. 2. 5  微處理機的總線結構
1. 3  計算機數(shù)的表示
1. 3. 1  字符二進制編碼
1. 3. 2  數(shù)值的表示
1. 3. 3  數(shù)據(jù)單位表示
1. 3. 4  表示存儲器容量的計量單位
1. 3. 5  編址與尋址
1. 4  微型計算機主要性能指標
習題
第2章  Pentium系統(tǒng)結構與原理
2. 1  前言
2. 1. 1  Pentium微處理機常用術語
2. 1. 2  Pentium微處理機操作方式
2. 1. 3  RISC和CISC
2. 2  Pentium寄存器
2. 2. 1  基本體系結構寄存器
2. 2. 2  系統(tǒng)級寄存器
2. 3  CPU體系結構
2. 4  Pentium采用的新技術
2. 4. 1  Pentium超標量執(zhí)行技術
2. 4. 2  Pentium整數(shù)流水線
2. 4. 3  Pentium指令流水線技術
2. 4. 4  指令預取
2. 4. 5  指令配對規(guī)則
2. 5  尋址方式
2. 6  數(shù)據(jù)類型
習題
第3章  Pentium存儲管理
3. 1  綜述
3. 1. 1  存儲器系統(tǒng)
3. 1. 2  存儲管理
3. 1. 3  存儲器結構
3. 2  Pentium分段存儲管理
3. 2. 1  保護方式下的平臺存儲管理方式
3. 2. 2  多段存儲管理方式
3. 2. 3  Pentium的段轉換
3. 2. 4  存儲器段及其寄存器
3. 2. 5  段選擇符
3. 2. 6  段描述符
3. 2. 7  段描述符表
3. 3  分頁存儲管理
3. 3. 1  頁轉換
3. 3. 2  允許分頁位
3. 3. 3  線性地址
3. 3. 4  頁表
3. 3. 5  頁表項
3. 3. 6  轉換旁視緩沖存儲器TLB
3. 4  段與頁轉換組合
3. 4. 1  平臺存儲管理方式
3. 4. 2  段覆蓋頁
3. 4. 3  頁覆蓋段
3. 4. 4  頁和段邊界不對準
3. 4. 5  頁和段邊界對準
3. 4. 6  每段的頁表
3. 5  保護方式下的多任務處理
習題
第4章  高速緩沖存儲器
4. 1  cache存儲器
4. 1. 1  什么是cache
4. 1. 2  局部性原理
4. 1. 3  技術術語
4. 1. 4  Pentium片內cache
4. 2  cache配置方案
4. 2. 1  Pentium片內cache的配置
4. 2. 2  影響cache性能的因素
4. 2. 3  cache大小規(guī)模和性能
4. 2. 4  締合方式和性能
4. 2. 5  實際cache
4. 3  Pentium的cache結構
4. 4 cache操作方式
4. 4. 1  數(shù)據(jù)cache
4. 4. 2  數(shù)據(jù)cache更新方案
4. 4. 3  指令cache
4. 4. 4  cache讀寫操作
4. 4. 5  cache替換算法與規(guī)則
4. 4. 6  cache寫貫穿
4. 4. 7  cache寫回
4. 5  一致性協(xié)議
4. 5. 1  MESI cache一致性協(xié)議模型
4. 5. 2  指令cache一致性協(xié)議
習題
第5章  二級cache
5. 1  什么是二級cache
5. 2  二級cache與一級cache的關系
5. 2. 1  二級cache與一級指令cache的關系
5. 2. 2  二級cache與一級數(shù)據(jù)cache的關系
5. 3  統(tǒng)一的二級cache
5. 3. 1  二級cache使用的MESI協(xié)議
5. 3. 2  二級cache與主存儲器
5. 3. 3  二級cache查找
5. 3. 4  二級cache命中
5. 3. 5  二級cache不命中
5. 3. 6  二級cache的LRU算法
5. 3. 7  二級cache流水線
5. 4  二級cache監(jiān)視
5. 5  數(shù)據(jù)傳送方式
習題
第6章  浮點部僻
6. 1  綜述
6. 2  浮點部件體系結構
6. 2. 1  數(shù)值寄存器
6. 2. 2  狀態(tài)字寄存器
6. 2. 3  控制字寄存器
6. 2. 4  標記字寄存器
6. 2. 5  最后的指令操作碼字段
6. 3  浮點部件流水線操作
6. 3. 1  浮點流水線
6. 3. 2  浮點指令的流動
6. 3. 3  安全指令的識別
6. 4  計算基礎
6. 4. 1  數(shù)字系統(tǒng)
6. 4. 2  數(shù)據(jù)類型和格式
6. 4. 3  舍人控制
6. 4. 4  精度控制
習題
第7章  總線
7. 1  總線的概念
7. 1. 1  概念
7. 1. 2  總線標準的4個特性
7. 1. 3  總線分類
7. 1. 4  總線操作
7. 1. 5  總線配置結構
7. 2  數(shù)據(jù)傳送機制
7. 2. 1  實際存儲器和I／O接口
7. 2. 2  數(shù)據(jù)傳送機制
7. 2. 3  與8位. 16位. 32位以及64位存儲器接口
7. 3  總線周期
7. 3. 1  單傳送周期
7. 3. 2  成組周期
7. 3. 3  中斷確認周期
7. 3. 4  專用總線周期
7. 4  PCI總線
7. 4. 1  PCI局部總線的特征
7. 4. 2  即插即用