數(shù)字電子技術(shù)（第2版）

第1章 緒論
1．1 概述
1．1．1 數(shù)字信號(hào)和數(shù)字電路
1．1．2 數(shù)字電路的分類
1．1．3 數(shù)字電路的優(yōu)點(diǎn)
1．1．4 脈沖波形的主要參數(shù)
1．2 數(shù)制和碼制
1．2．1 數(shù)制
1．2．2 不同數(shù)制間的轉(zhuǎn)換
1．2．3 二進(jìn)制代碼
本章小結(jié)
練習(xí)題
第2章 邏輯代數(shù)基礎(chǔ)
2．1 概述
2．2 邏輯函數(shù)及其表示法
2．2．1 基本邏輯函數(shù)及運(yùn)算
2．2．2 幾種導(dǎo)出的邏輯運(yùn)算
2．2．3 邏輯函數(shù)及其表示方法
2．3 邏輯代數(shù)的基本定律和規(guī)則
2．3．1 邏輯代數(shù)的基本公式
2．3．2 邏輯代數(shù)的基本定律
2．3．3 邏輯代數(shù)的三個(gè)重要規(guī)則
2．4 邏輯函數(shù)的公式化簡法
2．4．1 化簡的意義與標(biāo)準(zhǔn)
2．4．2 邏輯函數(shù)的代數(shù)化簡法
2．4．3 代數(shù)化簡法舉例
2．5 邏輯函數(shù)的卡諾圖化簡法
2．5．1 最小項(xiàng)與卡諾圖
2．5．2 用卡諾圖表示邏輯函數(shù)
2．5．3 用卡諾圖化簡邏輯函數(shù)
2．5．4 具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡
2．6 邏輯符號(hào)的等效變換
本章小結(jié)
練習(xí)題
第3章 邏輯門電路
3．1 概述
3．2 分立元件門電路
3．2．1 三極管的開關(guān)特性
3．2．2 二極管門電路
3．2．3 三極管非門電路
3．2．4 組合邏輯門電路
3．3 TTL集成邏輯門電路
3．3．1 TTL與非門
3．3．2 低功耗肖特基系列
3．3．3 其它功能的TTL門電路
3．3．4 TTL數(shù)字集成電路系列
3．3．5 TTL集成邏輯門的使用注意事項(xiàng)
3．4 CMOS集成邏輯門電路
3．4．1 CMOS反相器
3．4．2 其它功能的CMOS門電路
3．4．3 高速CMOS門電路
3．4．4 CMOS數(shù)字集成電路的特點(diǎn)與系列
3．4．5 CMOS集成邏輯門的使用注意事項(xiàng)
3．5 集成邏輯門電路的應(yīng)用
3．5．1 TTL電路和CMOS電路的接口
3．5．2 TTL電路和CMOS電路的外接負(fù)載
3．5．3 集成邏輯門電路的應(yīng)用
3．6 技能訓(xùn)練中故障的檢查與排除
本章小結(jié)
練習(xí)題
技能題
技能訓(xùn)練
訓(xùn)練一 TTL與非門的邏輯功能和電壓傳榆特性的測(cè)試
訓(xùn)練二 集電極開路門(OC門)和三態(tài)輸出門(TSL門)的應(yīng)用
訓(xùn)練三 CMOS門電路的應(yīng)用
訓(xùn)練四 用門電路進(jìn)行邏輯設(shè)計(jì)
第4章 集成觸發(fā)器
4．1 概述
4．2 觸發(fā)器的基本形式
4．2．1 基本RS觸發(fā)器
4．2．2 同步觸發(fā)器
4．3 邊沿觸發(fā)器
4．3．1 維持阻塞D觸發(fā)器
4．3．2 邊沿JK觸發(fā)器
4．3．3 T觸發(fā)器和T'觸發(fā)器
4．4 主從觸發(fā)器
4．4．1 主從RS觸發(fā)器
4．4．2 主從JK觸發(fā)器
4．5 觸發(fā)器的應(yīng)用舉例
本章小結(jié)
練習(xí)題
技能題
技能訓(xùn)練
訓(xùn)練一 基本RS觸發(fā)器和同步RS觸發(fā)器邏輯功能的測(cè)試
訓(xùn)練二 邊沿觸發(fā)器邏輯功能的測(cè)試
訓(xùn)練三 觸發(fā)器的應(yīng)用
第5章 脈沖信號(hào)的產(chǎn)生與整形
5．1 概述
5．2 施密特觸發(fā)器
5．2．1 用門電路組成的施密特觸發(fā)器
5．2．2 集成施密特觸發(fā)器
5．3 多諧振蕩器
5．3．1 對(duì)稱多諧振蕩器
5．3．2 不對(duì)稱多諧振蕩器
5．3．3 用施密特觸發(fā)器組成多諧振蕩器
5．3．4 石英晶體多諧振蕩器
5．4 單穩(wěn)態(tài)觸發(fā)器
5．4．1 微分型單穩(wěn)態(tài)觸發(fā)器
5．4．2 集成單穩(wěn)態(tài)觸發(fā)器
5．4．3 用施密特觸發(fā)器組成單穩(wěn)態(tài)觸發(fā)器
5．4．4 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
5．5 555定時(shí)器及其應(yīng)用
5．5．1 555定時(shí)器的電路結(jié)構(gòu)及其功能
5．5．2 用555定時(shí)器組成施密特觸發(fā)器
5．5．3 用555定時(shí)器組成單穩(wěn)態(tài)觸發(fā)器
5．5．4 用555定時(shí)器組成多諧振蕩器
本章小結(jié)
練習(xí)題
技能題
技能訓(xùn)練
訓(xùn)練一 用集成施密特觸發(fā)器設(shè)計(jì)單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器
訓(xùn)練二 單穩(wěn)態(tài)觸發(fā)器的設(shè)計(jì)與調(diào)試
訓(xùn)練三 用與非門構(gòu)成多諧振蕩器的設(shè)計(jì)與調(diào)試
訓(xùn)練四 用555定時(shí)器組成單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器
第6章 組合邏輯電路
6．1 概述
6．2 組合邏輯電路的分析方法和設(shè)計(jì)方法
6．2．1 組合邏輯電路的分析方法
6．2．2 組合邏輯電路的設(shè)計(jì)方法
6．3 編碼器
6．3．1 二進(jìn)制編碼器
6．3．2 二―十進(jìn)制編碼器
6．3．3 優(yōu)先編碼器
6．4 譯碼器
6．4．1 二進(jìn)制譯碼器
6．4．2 二―十進(jìn)制譯碼器
6．4．3 數(shù)碼顯示譯碼器
6．4．4 用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)
6．5 數(shù)據(jù)選擇器和分配器
6．5．1 數(shù)據(jù)選擇器
6．5．2 數(shù)據(jù)分配器
6．6 加法器和數(shù)值比較器
6．6．1 加法器
6．6．2 數(shù)值比較器
6．7 組合邏輯電路中的競爭冒險(xiǎn)
6．7．1 競爭冒險(xiǎn)現(xiàn)象及其產(chǎn)生的原因
6．7．2 冒險(xiǎn)現(xiàn)象的判別
6．7．3 消除冒險(xiǎn)現(xiàn)象的方法
6．8 數(shù)字系統(tǒng)一般故障的檢查和排除
6．8．1 產(chǎn)生故障的主要原因
6．8．2 常見邏輯故障
6．8．3 查找故障的常用方法
6．8．4 故障的排除
本章小結(jié)
練習(xí)題
技能題
技能訓(xùn)練
訓(xùn)練一 用集成邏輯門設(shè)計(jì)組合邏輯電路
訓(xùn)練二 用譯碼器實(shí)現(xiàn)多種邏輯功能
訓(xùn)練三 用數(shù)據(jù)選擇器實(shí)現(xiàn)多種邏輯功能
第7章 時(shí)序邏輯電路
7．1 概述
7．2 時(shí)序邏輯電路的分析方法
7．2．1 同步時(shí)序邏輯電路的分析方法
7．2．2 異步時(shí)序邏輯電路的分析方法
7．3 計(jì)數(shù)器
7．3．1 異步計(jì)數(shù)器
7．3．2 同步計(jì)數(shù)器
7．3．3 利用計(jì)數(shù)器的級(jí)聯(lián)獲得大容量N進(jìn)制計(jì)數(shù)器
7．4 寄存器和移位寄存器
7．4．1 寄存器
7．4．2 移位寄存器
7．4．3 移位寄存器的應(yīng)用
7．4．4 順序脈沖發(fā)生器
7．5 同步時(shí)序邏輯電路的設(shè)計(jì)
7．5．1 同步時(shí)序邏輯電路的設(shè)計(jì)方法
7．5．2 同步時(shí)序邏輯電路的設(shè)計(jì)舉例
本章小結(jié)
練習(xí)題
技能題
技能訓(xùn)練
訓(xùn)練一 二進(jìn)制計(jì)數(shù)器及其級(jí)聯(lián)
訓(xùn)練二 計(jì)數(shù)器、譯碼器和顯示器
訓(xùn)練三 移位寄存器的應(yīng)用
訓(xùn)練四 設(shè)計(jì)一個(gè)簡易脈沖寬度測(cè)量電路
第8章 數(shù)模和模數(shù)轉(zhuǎn)換器
8．1 概述
8．2 D/A轉(zhuǎn)換器
8．2．1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
8．2．2 R―2R T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
8．2．3 R―2R 倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器
8．2．4 電子模擬開關(guān)
8．2．5 D/A轉(zhuǎn)換器的主要參數(shù)
8．2．6 集成D/A轉(zhuǎn)換器CDA7524及其應(yīng)用
8．3 A/D轉(zhuǎn)換器
8．3．1 A/D轉(zhuǎn)換的一般步驟
8．3．2 并聯(lián)比較型A/D轉(zhuǎn)換器
8．3．3 逐次逼近型A/D轉(zhuǎn)換器
8．3．4 雙積分型A/D轉(zhuǎn)換器
8．3．5 A/D轉(zhuǎn)換器的主要參數(shù)
8．3．6 集成A/D轉(zhuǎn)換器CAD571
本章小結(jié)
練習(xí)題
技能訓(xùn)練
訓(xùn)練一 D/A轉(zhuǎn)換器的應(yīng)用
訓(xùn)練二 A/D轉(zhuǎn)換器的應(yīng)用
第9章 半導(dǎo)體存儲(chǔ)器
9．1 概述
9．2 只讀存儲(chǔ)器(ROM)
9．2．1 固定ROM的結(jié)構(gòu)和工作原理
9．2．2 可編程只讀存儲(chǔ)器(PROM)
9．2．3 可擦除可編程只讀存儲(chǔ)器(EPROM)
9．2．4 集成EPROM
9．2．5 PROM的應(yīng)用
9．3 隨機(jī)存取存儲(chǔ)器(RAM)
9．3．1 RAM的基本結(jié)構(gòu)和工作原理
9．3．2 RAM的存儲(chǔ)單元
9．3．3 集成隨機(jī)存儲(chǔ)器2114A介紹
9．3．4 RAM的擴(kuò)展
本章小結(jié)
練習(xí)題
第10章 可編程邏輯器件及其應(yīng)用
10．1 概述
10．1．1 PLD器件的基本結(jié)構(gòu)
10．1．2 PLD器件的分類
10．1．3 PLD器件的優(yōu)點(diǎn)
10．2 可編程陣列邏輯(PAL)
10．3 通用陣列邏輯(GAL)
10．3．1 GAL的結(jié)構(gòu)特點(diǎn)
10．3．2 輸出邏輯宏單元(OLMC)的結(jié)構(gòu)與輸出組態(tài)
10．4 在系統(tǒng)可編程邏輯器件(ISP―PLD)
10．4．1 ISP器件簡介
10．4．2 ISP器件組成結(jié)構(gòu)與特點(diǎn)
10．4．3 ISP器件開發(fā)系統(tǒng)與軟件編程應(yīng)用
10．4．4 應(yīng)用舉例
本章小結(jié)
練習(xí)題
技能訓(xùn)練
可編程邏輯器件的應(yīng)用
附錄A EWB電子電路仿真軟件簡介
附錄B 常用邏輯門電路新舊邏輯符號(hào)對(duì)照表
附錄C 部分常用中規(guī)模集成電路邏輯符號(hào)介紹
部分練習(xí)題答案
參考書目