微型計(jì)算機(jī)原理

第1章　微型計(jì)算機(jī)概述 1
1.1微型計(jì)算機(jī)的基本結(jié)構(gòu) 1
1.1.1微型計(jì)算機(jī)系統(tǒng)的基本構(gòu)成 1
1.1.2系統(tǒng)時(shí)鐘 2
1.1.3中央處理單元 2
1.1.4存儲(chǔ)器 4
1.1.5系統(tǒng)總線 4
1.1.6輔助功能部件 6
1.1.7輸入/輸出接口 6
1.2微型計(jì)算機(jī)的應(yīng)用 7
1.2.1網(wǎng)絡(luò)與通信 7
1.2.2信息處理 7
1.2.3科學(xué)計(jì)算 7
1.2.4監(jiān)測/控制 7
1.2.5輔助設(shè)計(jì)/制造 8
1.2.6模擬/仿真 8
1.2.7人工智能 8
1.3微型計(jì)算機(jī)的發(fā)展 8
1.3.1微型計(jì)算機(jī)發(fā)展的幾個(gè)階段 8
1.3.2微型計(jì)算機(jī)的未來 10
1.3.3真正的微型計(jì)算機(jī) 10
習(xí)題 11
第2章　微處理器 12
2.1微處理器的基本組成 12
2.1.1微處理器的基本組成 12
2.1.2微處理器的時(shí)序 13
2.1.3指令執(zhí)行流程 13
2.28086/8088微處理器 14
2.2.18086/8088微處理器的內(nèi)部結(jié)構(gòu) 14
2.2.28086/8088微處理器的寄存器結(jié)構(gòu) 15
2.2.38086/8088微處理器的引腳功能 19
2.2.48086/8088微處理器的讀寫時(shí)序 21
2.2.58086/8088微處理器的工作模式 22
2.38086/8088系統(tǒng)存儲(chǔ)器的組織 24
2.3.1存儲(chǔ)器的分段 24
2.3.2物理地址與邏輯地址的轉(zhuǎn)換 25
2.3.3堆棧 26
2.4從80X86到Pentium-M微處理器 28
2.4.180X86微處理器的發(fā)展 28
2.4.2PentiumⅣ微處理器的內(nèi)部結(jié)構(gòu) 34
2.4.3Pentium-M微處理器的內(nèi)部結(jié)構(gòu) 36
2.580X86微處理器的工作方式 38
2.5.1實(shí)地址方式 38
2.5.2保護(hù)虛地址方式 38
2.5.3虛擬86模式 39
2.5.4系統(tǒng)存儲(chǔ)器管理模式 39
習(xí)題 41
第3章　存儲(chǔ)器 42
3.1存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu)及分類 42
3.1.1存儲(chǔ)器的分類 42
3.1.2半導(dǎo)體存儲(chǔ)器的分類 43
3.1.3存儲(chǔ)器的主要技術(shù)指標(biāo) 43
3.1.4存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu) 44
3.1.5高速緩沖存儲(chǔ)器的工作原理 45
3.2隨機(jī)存取存儲(chǔ)器 46
3.2.1靜態(tài)隨機(jī)存取存儲(chǔ)器 46
3.2.2動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 48
3.2.3幾種新型RAM技術(shù) 50
3.3只讀存儲(chǔ)器 52
3.3.1掩膜ROM存儲(chǔ)器 52
3.3.2可編程只讀存儲(chǔ)器 53
3.3.3EPROM存儲(chǔ)器 54
3.3.4EEPROM存儲(chǔ)器 56
3.3.5FlashMemory存儲(chǔ)器 57
3.4存儲(chǔ)器與CPU的連接 60
3.4.1存儲(chǔ)器擴(kuò)展技術(shù) 60
3.4.2存儲(chǔ)器與CPU的連接 62
3.4.3內(nèi)存儲(chǔ)器分體結(jié)構(gòu) 64
3.580X86存儲(chǔ)器管理 66
3.5.1存儲(chǔ)器的地址分配 66
3.5.2虛擬存儲(chǔ)器技術(shù) 66
3.5.3存儲(chǔ)器工作方式及管理 68
3.5.4BIOS與CMOSRAM 69
習(xí)題 70
第4章　總線 71
4.1　總線分類與總線標(biāo)準(zhǔn) 71
4.1.1總線分類 71
4.1.2總線操作和總線通信協(xié)議 72
4.1.3總線主要性能參數(shù)與總線標(biāo)準(zhǔn) 75
4.2　系統(tǒng)總線 76
4.2.1PC總線 76
4.2.2ISA總線和EISA總線 78
4.2.3PCI總線 83
4.3　外部總線 87
4.3.1RS-232C總線 87
4.3.2通用串行總線標(biāo)準(zhǔn)USB 96
4.3.3高性能串行總線標(biāo)準(zhǔn)IEEE1394 104
4.3.4SCSI總線及接口標(biāo)準(zhǔn) 106
習(xí)題 110
第5章　8086/8088指令系統(tǒng) 111
5.1指令系統(tǒng)簡介 111
5.1.1指令系統(tǒng)分類 111
5.1.2指令格式 112
5.1.3尋址方式 112
5.28086/8088指令系統(tǒng) 113
5.2.1數(shù)據(jù)傳送類指令 113
5.2.2算術(shù)運(yùn)算類指令 115
5.2.3邏輯運(yùn)算類指令 119
5.2.4移位指令 119
5.2.5串操作指令 120
5.2.6流程控制指令 122
5.2.7處理器控制指令 123
5.3　匯編語言程序設(shè)計(jì)簡介 124
5.3.1匯編語言及其語句格式 124
5.3.2偽指令 125
5.3.3匯編語言程序設(shè)計(jì)過程 129
習(xí)題 132
第6章　輸入/輸出和中斷 133
6.1輸入/輸出信息的傳送方式 133
6.1.1輸入/輸出的概念 133
6.1.2輸入/輸出信息的種類 133
6.1.3CPU與外設(shè)的連接 133
6.1.4CPU對外設(shè)的編址 134
6.1.5CPU與外設(shè)之間的數(shù)據(jù)傳送方式 135
6.2中斷的概念 136
6.2.1中斷的定義 136
6.2.2中斷的嵌套 138
6.38086/8088CPU中斷系統(tǒng) 138
6.3.18086/8088的中斷源 139
6.3.28086/8088的中斷類型 139
6.3.38086/8088的中斷矢量表 141
6.3.4中斷優(yōu)先級 142
6.4可編程中斷控制器8259A 143
6.4.18259A的內(nèi)部結(jié)構(gòu)及引腳 143
6.4.28259A的中斷順序 144
6.4.38259A的工作方式 145
6.4.48259A的編程 146
6.4.58259A的級連電路 147
6.5可編程DMA控制器8237A 148
6.5.1DMA技術(shù)的基本概念 148
6.5.28237A的內(nèi)部結(jié)構(gòu) 150
6.5.38237A的工作方式 151
6.5.48237A內(nèi)部寄存器和編程 152
6.5.5DMA操作過程時(shí)序 153
習(xí)題 157
附錄1　8086/8088指令表（按字母順序） 158
附錄2　8086/8088指令表（按功能分類） 161