注冊 | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當前位置: 首頁出版圖書科學技術計算機/網(wǎng)絡軟件與程序設計匯編語言/編譯原理微型計算機原理與匯編語言程序設計

微型計算機原理與匯編語言程序設計

微型計算機原理與匯編語言程序設計

定 價:¥32.00

作 者: 趙國相[等]編著
出版社: 科學出版社
叢編項: 重點院校推薦教材
標 簽: 匯編語言/編譯原理

ISBN: 9787030129697 出版時間: 2004-03-01 包裝: 膠版紙
開本: 24cm 頁數(shù): 317 字數(shù):  

內(nèi)容簡介

  《重點院校推薦教材:微型計算機原理與匯編語言程序設計》將“微型計算機原理”、“微型計算機接口技術”和“匯編語言程序設計”三門課程的內(nèi)容有機地融為一體, (微型計算機原理與匯編語言程序設計)和(微型計算機原理與接口技術)兩《重點院校推薦教材:微型計算機原理與匯編語言程序設計》為同一門課程連續(xù)使用的教材?!吨攸c院校推薦教材:微型計算機原理與匯編語言程序設計》以Pentium的實模式與保護模式為主線,用Pentium實模式的實現(xiàn)技術來替代Intel 8086的內(nèi)容(目前流行以Intel 8086為基礎);通過分析Pentium的保護模式來把當今微機領域內(nèi)具有代表性的新設計、新技術、新思想和新潮流展示給讀者;列舉了一定數(shù)量的I/O接口硬件及程序設計實例,有助于建立微機系統(tǒng)的整機概念,加深對微機工作過程的理解,使學生初步具有微機系統(tǒng)軟、硬件開發(fā)的能力。 《重點院校推薦教材:微型計算機原理與匯編語言程序設計》共8章,內(nèi)容包括:第1-4代微處理器Intel 8008、Zilog的7.80、Intel 8086、Intel 80386的基本結構和功能特征;Pentium-PentiumⅣ微處理器的基本結構及功能,Pentium微處理器的編程結構、引腳功能及時序;Pentium微處理器的16位模式及32位模式的指令格式、尋址方式和指令系統(tǒng);匯編語言程序格式、偽指令;分支與循環(huán)程序設計方法;子程序設計;高級匯編語言技術;Pentium的存儲器接口,Pentium的高速緩沖存儲器(Cache)及二級Cache與一級Cache的關系?!吨攸c院校推薦教材:微型計算機原理與匯編語言程序設計》可作為高等學校計算機科學與技術、通信工程、電氣工程及自動化等專業(yè)的教材,也可供從事計算機應用工作的工程技術人員及其他自學者學習和參考。

作者簡介

暫缺《微型計算機原理與匯編語言程序設計》作者簡介

圖書目錄

第1章 緒論
1. 1 概述
1. 1. 1 微處理器. 微型計算機和微型計算機系統(tǒng)
1. 1. 2 微型機主要性能指標
1. 2 微處理器發(fā)展簡況
1. 2. 1 第一代微處理器
1. 2. 2 第二代微處理器
1. 2. 3 第三代微處理器
1. 2. 4 第四代微處理器
1. 2. 5第五代微處理器
習題一
第2章 Pentium系列微處理器的基本結構
2. 1 Pentium微處理器的基本結構
2. 1. 1 總線接口部件
2. 1. 2 預取緩沖部件
2. 1. 3 整數(shù)流水線
2. 1. 4 浮點流水線
2. 1. 5 Cache部件
2. 1. 6 指令譯碼部件
2. 1. 7 控制部件
2. 1. 8 分段部件
2. 1. 9 分頁部件
2. 2 Pentium Pro微處理器
2. 3 Pentium MMX微處理器
2. 4 Pentium Ⅱ微處理器
2. 5 Pentium Ⅲ微處理器
2. 6 Pentium Ⅳ簡介
2. 7 Pentium 微處理機的編程結構
2. 7. 1 基本結構寄存器
2. 7. 2 系統(tǒng)級寄存器
2. 7. 3 調(diào)試寄存器
2. 7. 4 模型專用寄存器
2. 7. 5 浮點部件
2. 8 Pentium微處理器的引腳信號和功能
2. 9 Pentium處理器的總線周期
2. 9. 1 非流水線式讀寫周期
2. 9. 2 猝發(fā)式讀寫總線周期
2. 9. 3 流水線式讀寫總線周期
2. 10 Pentium微處理器的操作模式
2. 10. 1 實地址模式
2. 10. 2 保護虛擬地址模式
習題二
第3章 Pentium微處理器的指令系統(tǒng)
3. 1 指令格式
3. 2 尋址方式
3. 2. 1 數(shù)據(jù)的尋址方式
3. 2. 2 轉(zhuǎn)移地址的尋址方式
3. 2. 3 堆棧地址尋址方式
3. 3 指令系統(tǒng)
3. 3. 1 數(shù)據(jù)傳送指令
3. 3. 2 算術運算指令
3. 3. 3 BCD碼調(diào)整指令
3. 3. 4 邏輯運算指令
3. 3. 5 位處理指令
3. 3. 6 控制轉(zhuǎn)移指令
3. 3. 7 條件設置指令 自386起有
3. 3. 8 串操作指令
3. 3. 9 處理器控制指令
3. 3. 10 保護模式系統(tǒng)控制指令
習題三
第4章 匯編語言程序格式
4. 1 匯編語言概述
4. 2 匯編語言語句格式
4. 3 偽指令
4. 3. 1 程序開始和結束偽指令
4. 3. 2 處理器選擇偽操作
4. 3. 3 段定義偽操作
4. 3. 4 地址計數(shù)器偽指令
4. 3. 5 數(shù)據(jù)定義偽指令
4. 3. 6 PROC和ENDP過程定義偽指令
4. 3. 7 模塊連接偽指令
4. 4 操作數(shù)字段
4. 4. 1 常數(shù)
4. 4. 2 表達式
4. 5 匯編語言源程序的結構
4. 5. 1 . COM文件結構
4. 5. 2 . EXE文件結構
4. 6 匯編語言程序的上機過程
4. 6. 1 用EDIT建立ASM文件
4. 6. 2 用MASM產(chǎn)生OBJ等文件
4. 6. 3 用LINK程序產(chǎn)生EXE文件
4. 6. 4 程序的調(diào)試和執(zhí)行
習題四
第5章 分支與循環(huán)程序設計
5. 1 概述
5. 2 分支程序設計
5. 2. 1 分支程序的結構形式
5. 2. 2 二路分支程序設計方法
5. 2. 3 多路分支程序設計方法
5. 3 循環(huán)程序設計
5. 3. 1 循環(huán)程序的結構形式
5. 3. 2 循環(huán)程序的設計方法
5. 3. 3 單重循環(huán)
5. 3. 4 多重循環(huán)
習題五
第6章 子程序設計
6. 1 子程序的結構形式
6. 1. 1 子程序的定義
6. 1. 2 子程序的調(diào)用和返回
6. 1. 3 現(xiàn)場的保存與恢復
6. 1. 4 子程序的參數(shù)傳送
6. 2 嵌套與遞歸子程序
6. 2. 1 子程序的嵌套
6. 2. 2 遞歸子程序
習題六
第7章 高級匯編語言技術
7. 1 結構
7. 1. 1 結構的定義
7. 1. 2 結構變量的定義
7. 1. 3 結構變量及其字段的訪問
7. 2 記錄
7. 3 宏匯編
7. 3. 1 宏定義
7. 3. 2 宏調(diào)用
7. 3. 3 宏展開
7. 3. 4
LOCAL偽指令
7. 3. 5 宏操作符
7. 3. 6 宏嵌套
7. 3. 7 宏指令庫
7. 3. 8 PURGE偽指令
7. 3. 9 宏指令與子程序的區(qū)別
7. 4 重復匯編
7. 4. 1 重復匯編偽指令
7. 4. 2 不定重復偽指令
7. 5 條件匯編
7. 6 模塊化程序設計
7. 6. 1 模塊化程序設計
7. 6. 2 模塊的連接
7. 6. 3 模塊之間的參數(shù)傳送
7. 7 匯編語言與高級語言的連接
7. 7. 1 概述
7. 7. 2 C語言與匯編語言程序連接時的系統(tǒng)規(guī)則
7. 7. 3 C語言與匯編語言程序的連接方法
習題七
第8章 內(nèi)存儲器及其接口
8. 1 概述
8. 1. 1 微型計算機中存儲器的類型
8. 1. 2 半導體存儲器的主要性能指標
8. 1. 3 半導體存儲芯片的一般結構
8. 2 隨機存儲器 RAM
8. 2. 1 靜態(tài)RAM
8. 2. 2 動態(tài)RAM
8. 2. 3 近幾年主存儲器的發(fā)展變化和性能簡介
8. 3 只讀存儲器
8. 3. 1 掩膜ROM
8. 3. 2 可編程的PROM
8. 3. 3 可擦除. 可編程的KPROM
8. 3. 4 電可擦除的可編程ROM EEPROM
8. 3. 5 快速擦寫存儲器 Flash Memory
8. 4 半導體存儲器與CPU的接口技術
8. 4. 1 存儲器芯片與CPU連接時應處理的問題
8. 4. 2 地址譯碼器
8. 4. 3 16位微機系統(tǒng)中的內(nèi)存儲器接口
8. 4. 4 32位微機系統(tǒng)中的內(nèi)存儲器接口
8. 4. 5 64位微機系統(tǒng)中的內(nèi)存儲器接口
8. 5 高速緩沖存儲器Cache
8. 5. 1 Cache的工作原理簡介
8. 5. 2 奔騰處理器的高速緩沖存儲器
習題八
附錄A ASCII碼表
附錄B DOS功能調(diào)用 INT 21H
主要參考文獻

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) ranfinancial.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號 鄂公網(wǎng)安備 42010302001612號