Intel網(wǎng)絡(luò)處理器及其應(yīng)用開發(fā)

第1章 網(wǎng)絡(luò)處理器概述
1.1 網(wǎng)絡(luò)系統(tǒng)的構(gòu)成
1.1.1 基本的網(wǎng)絡(luò)系統(tǒng)
1.1.2 新型網(wǎng)絡(luò)業(yè)務(wù)與路由器
1.1.3 網(wǎng)絡(luò)路由的構(gòu)成
1.2 Intel的網(wǎng)絡(luò)處理器系統(tǒng)結(jié)構(gòu)IXA
1.2.1 IXA簡介
1.2.2 IXP1200網(wǎng)絡(luò)處理器
1.2.3 IX總線
1.2.4 IXA的發(fā)展
1.3 網(wǎng)絡(luò)處理器系統(tǒng)的構(gòu)成
1.3.1 硬件構(gòu)成
1.3.2 軟件構(gòu)成
1.3.3 網(wǎng)絡(luò)應(yīng)用系統(tǒng)實例
第2章 微引擎程序開發(fā)
2.1 IXA微引擎程序開發(fā)環(huán)境
2.1.1 微引擎開發(fā)環(huán)境的構(gòu)成
2.1.2 微引擎開發(fā)者工作平臺
2.1.3 微引擎程序的調(diào)試環(huán)境
2.2 微引擎的組成結(jié)構(gòu)
2.3 微引擎的指令系統(tǒng)及其程序設(shè)計
2.3.1 微引擎匯編指令
2.3.2 微引擎?zhèn)沃噶?br />2.3.3 微引擎宏指令
2.3.4 簡單微引擎程序設(shè)計實例
2.4 微引擎C語言及其程序設(shè)計
2.4.1 微引擎C語言
2.4.2 線程的切換和通信
2.4.3 微引擎程序設(shè)計基礎(chǔ)
第3章 網(wǎng)絡(luò)處理器內(nèi)核程序開發(fā)
3.1 嵌入式系統(tǒng)與網(wǎng)絡(luò)處理器系統(tǒng)的開發(fā)
3.1.1 嵌入式實時系統(tǒng)的開發(fā)
3.1.2 網(wǎng)絡(luò)處理器系統(tǒng)的開發(fā)
3.2 路由器內(nèi)核系統(tǒng)軟件開發(fā)
3.2.1 嵌入式操作系統(tǒng)的特點
3.2.2 VxWorks的開發(fā)環(huán)境
3.2.3 VxWorks的開發(fā)API
3.3 路由器內(nèi)核應(yīng)用軟件開發(fā)
3.3.1 Intel公司的StrongARM內(nèi)核開API
3.3.2 StrongARM內(nèi)核路由器應(yīng)用軟件的開發(fā)
3.3.3 StrongARM內(nèi)枋與微引擎的通信與協(xié)調(diào)
3.4 內(nèi)核的分組接收與發(fā)送
3.4.1 虛擬以太網(wǎng)驅(qū)動程序
3.4.2 PETH驅(qū)動器的初始化
3.4.3 內(nèi)核的分組接收
3.4.4 內(nèi)核的分組發(fā)送
3.5 內(nèi)核的分組處理
3.5.1 異常分組的處理
3.5.2 路由表結(jié)構(gòu)及其維護
第4章 網(wǎng)絡(luò)處理程序設(shè)計實例
4.1 系統(tǒng)的構(gòu)成
4.1.1 路由器應(yīng)用的基礎(chǔ)函數(shù)
4.1.2 設(shè)計實例工程的構(gòu)建
4.1.3 參考設(shè)計程序結(jié)構(gòu)
4.2 分組的接收和驗證
4.2.1 分組的接收
4.2.2 第二層驗證
4.2.3 第三層驗證
4.3 組的緩存和處理
4.3.1 分組的緩存
4.3.2 分組隊列管理
4.3.3 分組的路由
4.3.4 分組的轉(zhuǎn)發(fā)
4.3.5 接收微引擎的程序代碼
4.4 分組的發(fā)送
4.4.1 調(diào)度線程
4.4.2 填充線程
4.4.3 發(fā)送微引擎的程序代碼
4.5 程序的運行
4.5.1 初始化過程描述
4.5.2 運行方式
4.5.3 實驗數(shù)據(jù)和分析
參考文獻