VHDL設(shè)計(jì)指南（原書(shū)第2版）

第1章  基本概念        1
1.1  數(shù)字系統(tǒng)建模        1
1.2  建模的域和層次        3
1.3  建模語(yǔ)言        6
1.4  VHDL的建模概念        6
1.4.1  行為元素        7
1.4.2  結(jié)構(gòu)元素        8
1.4.3  混合結(jié)構(gòu)和行為模型        9
1.4.4  測(cè)試臺(tái)        10
1.4.5  分析、加工和執(zhí)行        11
1.5  學(xué)習(xí)一種新語(yǔ)言：詞匯元素和句法        13
1.5.1  詞匯元素        14
1.5.2  句法描述        18
練習(xí)        20
第2章  標(biāo)量數(shù)據(jù)類(lèi)型和操作        23
2.1  常數(shù)和變量        23
2.1.1  常數(shù)和變量聲明        23
2.1.2  變量賦值        24
2.2  標(biāo)量類(lèi)型        25
2.2.1  類(lèi)型聲明        25
2.2.2  整數(shù)類(lèi)型        26
2.2.3  浮點(diǎn)類(lèi)型        28
2.2.4  物理類(lèi)型        29
2.2.5  枚舉類(lèi)型        31
2.3  類(lèi)型分類(lèi)        36
2.3.1  子類(lèi)型        37
2.3.2  類(lèi)型限定        38
2.3.3  類(lèi)型轉(zhuǎn)換        38
2.4  標(biāo)量類(lèi)型的屬性        39
2.5  表達(dá)式和操作符        41
練習(xí)        43
第3章  順序語(yǔ)句        45
3.1  if 語(yǔ)句        45
3.2  case 語(yǔ)句        47
3.3  null語(yǔ)句        52
3.4  loop 語(yǔ)句        52
3.4.1  exit 語(yǔ)句        53
3.4.2  next 語(yǔ)句        56
3.4.3  while 循環(huán)        57
3.4.4  for 循環(huán)        58
3.4.5  loop 語(yǔ)句小結(jié)        60
3.5  斷言和報(bào)告語(yǔ)句        61
練習(xí)        65
第4章  復(fù)合數(shù)據(jù)類(lèi)型和操作        67
4.1  數(shù)組        67
4.1.1  多維數(shù)組        69
4.1.2  數(shù)組聚集        70
4.1.3  數(shù)組屬性        72
4.2  非約束數(shù)組類(lèi)型        74
4.2.1  字符串        75
4.2.2  位矢量        75
4.2.3  標(biāo)準(zhǔn)邏輯數(shù)組        75
4.2.4  字符串和位串文字        75
4.2.5  非約束數(shù)組端口        76
4.3  數(shù)組操作和引用        77
4.3.1  數(shù)組片        78
4.3.2  數(shù)組類(lèi)型轉(zhuǎn)換        79
4.4  記錄        80
練習(xí)        83
第5章  基本建模結(jié)構(gòu)        85
5.1  實(shí)體聲明        85
5.2  構(gòu)造體        87
5.2.1  并發(fā)語(yǔ)句        87
5.2.2  信號(hào)聲明        88
5.3  行為描述        89
5.3.1  信號(hào)賦值        89
5.3.2  信號(hào)屬性        91
5.3.3  wait語(yǔ)句        93
5.3.4  delta 延遲        96
5.3.5  傳輸和慣性延遲機(jī)制        98
5.3.6  進(jìn)程語(yǔ)句        102
5.3.7  并發(fā)信號(hào)賦值語(yǔ)句        103
5.3.8  并發(fā)斷言語(yǔ)句        108
5.3.9  實(shí)體與被動(dòng)進(jìn)程        109
5.4  結(jié)構(gòu)化描述        110
5.5  設(shè)計(jì)加工        117
5.5.1  分析        117
5.5.2  設(shè)計(jì)庫(kù)、庫(kù)子句和use子句        118
5.5.3  加工        120
5.5.4  執(zhí)行        122
練習(xí)        123
第6章  實(shí)例研究：一個(gè)流水線乘法累加器        131
6.1  算法概要        131
6.2  行為模型        133
6.3  寄存器傳輸級(jí)模型        140
6.3.1  寄存器傳輸級(jí)模型中的功能模塊        141
6.3.2  寄存器傳輸級(jí)的構(gòu)造體        147
6.3.3  測(cè)試寄存器傳輸級(jí)模型        150
練習(xí)        151
第7章  子程序        153
7.1  過(guò)程        153
7.2  過(guò)程參數(shù)        158
7.2.1  信號(hào)參數(shù)        161
7.2.2  默認(rèn)值        163
7.2.3  非約束數(shù)組參數(shù)        164
7.2.4  過(guò)程參數(shù)小結(jié)        166
7.3  并發(fā)過(guò)程調(diào)用語(yǔ)句        167
7.4  函數(shù)        169
7.4.1  功能建模        171
7.4.2  純函數(shù)和非純函數(shù)        171
7.4.3  now函數(shù)        172
7.5  重載        173
7.6  聲明的可見(jiàn)性        176
練習(xí)        179
第8章  包和use子句        183
8.1  包聲明        183
8.1.1  包聲明中的子程序        186
8.1.2  包聲明中的常數(shù)        187
8.2  包體        188
8.3  use 子句        190
8.4  預(yù)定義包標(biāo)準(zhǔn)        192
8.5  IEEE標(biāo)準(zhǔn)包        193
8.5.1  std_logic_1164多值邏輯系統(tǒng)        193
8.5.2  標(biāo)準(zhǔn)VHDL綜合包        194
8.5.3  標(biāo)準(zhǔn)VHDL數(shù)學(xué)包        198
練習(xí)        202
第9章  別名        205
9.1  數(shù)據(jù)對(duì)象的別名        205
9.2  非數(shù)據(jù)項(xiàng)的別名        208
練習(xí)        210
第10章  實(shí)例研究：一個(gè)位矢量算術(shù)包        213
10.1  包接口        213
10.2  包體        216
10.3  一個(gè)使用算術(shù)包的ALU        223
練習(xí)        224
第11章  決斷信號(hào)        227
11.1  基本決斷信號(hào)        227
11.1.1  復(fù)合決斷子類(lèi)型        231
11.1.2  決斷子類(lèi)型小結(jié)        234
11.2  IEEE std_logic_1164決斷子類(lèi)型        234
11.3  決斷信號(hào)和端口        236
11.3.1  決斷端口        237
11.3.2  驅(qū)動(dòng)值屬性        238
11.4  決斷信號(hào)參數(shù)        239
練習(xí)        240
第12章  類(lèi)屬常數(shù)        245
12.1  參數(shù)化行為        245
12.2  參數(shù)化結(jié)構(gòu)        248
練習(xí)        249
第13章  元件和配置        251
13.1  元件        251
13.1.1  元件聲明        251
13.1.2  元件實(shí)例生成        252
13.1.3  組裝元件        253
13.2  配置元件實(shí)例        255
13.2.1  基本配置聲明        255
13.2.2  配置多層次的結(jié)構(gòu)        256
13.2.3  配置實(shí)體的直接實(shí)例生成        259
13.2.4  配置中的類(lèi)屬映射和端口映射        260
13.2.5  延緩的元件綁定        264
13.3  配置說(shuō)明        266
練習(xí)        271
第14章  生成語(yǔ)句        275
14.1  生成迭代結(jié)構(gòu)        275
14.2  條件生成結(jié)構(gòu)        279
14.3  生成語(yǔ)句的配置        284
練習(xí)        288
第15章  實(shí)例研究：DLX計(jì)算機(jī)系統(tǒng)        293
15.1  DLX CPU綜述        293
15.1.1  DLX寄存器        293
15.1.2  DLX指令集        294
15.1.3  DLX 外部接口        297
15.2  行為模型        298
15.2.1  DLX類(lèi)型包        299
15.2.2  DLX 實(shí)體聲明        300
15.2.3  DLX 指令集包        301
15.2.4  DLX 行為構(gòu)造體        307
15.3  測(cè)試行為模型        319
15.3.1  測(cè)試臺(tái)時(shí)鐘發(fā)生器        319
15.3.2  測(cè)試臺(tái)存儲(chǔ)器        320
15.3.3  測(cè)試臺(tái)構(gòu)造體和配置        324
15.4  寄存器傳輸級(jí)模型        326
15.4.1  算術(shù)邏輯單元        327
15.4.2  寄存器        330
15.4.3  寄存器文件        333
15.4.4  多路復(fù)用器        334
15.4.5  擴(kuò)展器        335
15.4.6  構(gòu)造體        336
15.4.7  控制器        340
15.4.8  配置聲明        354
15.5  測(cè)試寄存器傳輸級(jí)模型        355
練習(xí)        359
第16章  保護(hù)和塊        361
16.1  保護(hù)信號(hào)和斷開(kāi)        361
16.1.1  驅(qū)動(dòng)屬性        365
16.1.2  保護(hù)端口        365
16.1.3  保護(hù)信號(hào)參數(shù)        366
16.2  塊和保護(hù)信號(hào)賦值        368
16.2.1  顯式保護(hù)信號(hào)        370
16.2.2  斷開(kāi)說(shuō)明        372
16.3  使用塊的結(jié)構(gòu)化模型        373
16.3.1  塊中的類(lèi)屬和端口        375
16.3.2  配置帶有塊的設(shè)計(jì)        376
練習(xí)        378
第17章  訪問(wèn)類(lèi)型和抽象數(shù)據(jù)類(lèi)型        381
17.1  訪問(wèn)類(lèi)型        381
17.1.1  訪問(wèn)類(lèi)型聲明和分配器        381
17.1.2  訪問(wèn)值的賦值語(yǔ)句和等式        383
17.1.3  記錄和數(shù)組的訪問(wèn)類(lèi)型        384
17.2  鏈接數(shù)據(jù)結(jié)構(gòu)        386
17.3  使用程序包的抽象數(shù)據(jù)類(lèi)型        390
練習(xí)        400
第18章  文件及其輸入和輸出        403
18.1  文件        403
18.1.1  文件聲明        403
18.1.2  讀文件        404
18.1.3  寫(xiě)文件        407
18.1.4  子程序中的文件聲明        409
18.1.5  直接打開(kāi)和關(guān)閉操作        410
18.1.6  子程序中的文件參數(shù)        412
18.1.7  文件的可移植性        414
18.2  程序包textio        414
18.2.1  textio讀操作        416
18.2.2  textio寫(xiě)操作        423
18.2.3  用戶自定義類(lèi)型的讀寫(xiě)        425
練習(xí)        426
第19章  實(shí)例研究：隊(duì)列網(wǎng)絡(luò)        429
19.1  隊(duì)列網(wǎng)絡(luò)概念        429
19.2  隊(duì)列網(wǎng)絡(luò)模塊        430
19.2.1  隨機(jī)數(shù)發(fā)生器        430
19.2.2  令牌和arc類(lèi)型的程序包        433
19.2.3  令牌源模塊        435
19.2.4  令牌池模塊        438
19.2.5  隊(duì)列模塊        439
19.2.6  令牌服務(wù)器模塊        444
19.2.7  分叉模塊        447
19.2.8  結(jié)合模塊        449
19.3  磁盤(pán)系統(tǒng)的隊(duì)列網(wǎng)絡(luò)        452
練習(xí)        457
第20章  屬性和組        459
20.1  預(yù)定義屬性        459
20.1.1  標(biāo)量類(lèi)型的屬性        459
20.1.2  數(shù)組類(lèi)型和對(duì)象的屬性        460
20.1.3  信號(hào)屬性        460
20.1.4  已命名項(xiàng)目的屬性        460
20.2  用戶定義的屬性        466
20.2.1  屬性聲明        467
20.2.2  屬性說(shuō)明        467
20.2.3  外來(lái)屬性        475
20.3  組        476
練習(xí)        478
第21章  其他主題        481
21.1  緩沖和連接端口        481
21.2  關(guān)聯(lián)列表中的轉(zhuǎn)換函數(shù)        482
21.3  延遲進(jìn)程        487
21.4  共享變量        489
練習(xí)        497
附錄A  綜合        499
附錄B  預(yù)定義程序包標(biāo)準(zhǔn)        513
附錄C  IEEE標(biāo)準(zhǔn)程序包        517
附錄D  相關(guān)標(biāo)準(zhǔn)        527
附錄E  VHDL句法        537
附錄F  VHDL-87、VHDL-93和VHDL-2001之間的區(qū)別        549
附錄G  練習(xí)答案        553
參考文獻(xiàn)        571