電子系統(tǒng)設(shè)計(jì)

第1章 電子系統(tǒng)設(shè)計(jì)概論
1.1 概述
1.1.1 問(wèn)題的提出
1.1.2 現(xiàn)代電子系統(tǒng)的特征
1.2 電子系統(tǒng)的設(shè)計(jì)
1.2.1 電子系統(tǒng)的設(shè)計(jì)方法
1.2.2 EDA工具的應(yīng)用
1.3 電子系統(tǒng)的構(gòu)成
1.3.1 電子系統(tǒng)的子系統(tǒng)類型
1.3.2 電子系統(tǒng)的硬件實(shí)現(xiàn)形式
1.4 系統(tǒng)設(shè)計(jì)流程
1.4.1 概述
1.4.2 設(shè)計(jì)方案的制定
1.4.3 方案的實(shí)現(xiàn)與測(cè)試
1.4.4 文檔處理
1.5 系統(tǒng)設(shè)計(jì)人員應(yīng)具備的素質(zhì)
第2章 傳感器技術(shù)和模擬電路系統(tǒng)
2.1 傳感器技術(shù)
2.1.1 概述
2.1.2 模擬集成傳感器
2.1.3 智能傳感器
2.2 信號(hào)調(diào)理器
2.2.1 信號(hào)的放大
2.2.2 儀表放大器
2.2.3 濾波器
2.2.4 程控放大與濾波
2.2.5 隔離放大器
2.3 信號(hào)發(fā)生和變換
2.3.1 集成函數(shù)發(fā)生器8038
2.3.2 鎖相環(huán)頻率合成器（PLL）
2.3.3 基于PLL的正弦信號(hào)發(fā)生器
2.3.4 基于相位累加的正弦信號(hào)發(fā)生器
2.3.5 電壓頻率變換
2.4 穩(wěn)壓電源
2.4.1 線性穩(wěn)壓電源
2.4.2 開(kāi)關(guān)式穩(wěn)壓電源
2.4.3 DCˉDC變換器
第3章 基于可編程邏輯器件的數(shù)字系統(tǒng)設(shè)計(jì)
3.1 可編程邏輯器件的原理
3.1.1 概述
3.1.2 邏輯集成電路的發(fā)展
3.1.3 可編程邏輯器件編程技術(shù)的發(fā)展
3.1.4 可編程邏輯器件的分類
3.1.5 可編程邏輯器件在數(shù)字系統(tǒng)設(shè)計(jì)中的應(yīng)用
3.2 Xilinx公司的CPLD-XC9500系列器件
3.2.1 XC9500系列器件的結(jié)構(gòu)
3.2.2 功能塊
3.2.3 快速連接矩陣
3.2.4 輸入輸出塊（IOB）
3.3 現(xiàn)場(chǎng)可編程門(mén)陣列FPGA
3.3.1 Xilinx公司FPGA的基本結(jié)構(gòu)
3.3.2 可構(gòu)造的邏輯塊（CLB）
3.3.3 輸入輸出塊（IOB）
3.3.4 可編程的內(nèi)連接
3.3.5 RAM塊
3.3.6 DLL
3.4 可編程邏輯器件的設(shè)計(jì)
3.4.1 可編程邏輯器件的設(shè)計(jì)流程
3.4.2 可編程邏輯器件的設(shè)計(jì)軟件
3.4.3 CPLD的器件編程
3.4.4 FPGA的編程
3.5 可編程邏輯器件的應(yīng)用
3.5.1 16進(jìn)制數(shù)-7段數(shù)碼顯示器譯碼電路
3.5.2 循環(huán)冗余碼校驗(yàn)碼產(chǎn)生電路
3.5.3 基于FPGA的可重構(gòu)系統(tǒng)
第4章 基于VHDL的數(shù)字電路描述
4.1 數(shù)字電路的描述與設(shè)計(jì)
4.1.1 組合電路的描述與設(shè)計(jì)
4.1.2 時(shí)序電路的描述與設(shè)計(jì)
4.1.3 基于EDA工具的描述與設(shè)計(jì)
4.2 VHDL語(yǔ)言
4.2.1 VHDL程序的基本結(jié)構(gòu)
4.2.2 VHDL語(yǔ)言的客體及分類
4.2.3 VHDL語(yǔ)法基礎(chǔ)
4.3 邏輯描述舉例
4.3.1 組合電路設(shè)計(jì)
4.3.2 時(shí)序電路設(shè)計(jì)
第5章 微處理器系統(tǒng)的接口電路
5.1 微處理器系統(tǒng)的基本構(gòu)成
5.1.1 微處理器系統(tǒng)的基本結(jié)構(gòu)
5.1.2 接口總線
5.1.3 微處理器支持電路
5.1.4 存儲(chǔ)器和I/O接口組織
5.1.5 微處理器基本系統(tǒng)的構(gòu)成與基于CPLD的實(shí)現(xiàn)
5.2 存儲(chǔ)器的連接
5.2.1 常用存儲(chǔ)器
5.2.2 存儲(chǔ)器接口
5.2.3 RAM信息的斷電保護(hù)
5.3 并行接口
5.3.1 外圍設(shè)備的擴(kuò)展方法
5.3.2 并行通信的傳送方式
5.3.3 并行接口的實(shí)現(xiàn)
5.3.4 并行接口的應(yīng)用
5.4 串行通信及接口
5.4.1 概述
5.4.2 串行通信的接口標(biāo)準(zhǔn)
5.4.3 用于系統(tǒng)內(nèi)部的串行通信接口
5.4.4 串行接口的實(shí)現(xiàn)
5.5 數(shù)模（D/A）轉(zhuǎn)換器和模數(shù)（A/ D）轉(zhuǎn)換器
5.5.1 D/A轉(zhuǎn)換器及其接口
5.5.2 A /D轉(zhuǎn)換器及其接口
5.6 可編程接口電路
5.6.1 可編程并行接口電路
5.6.2 可編程串行接口電路
5.6.3 LCD顯示器及接口
第6章 微處理器系統(tǒng)的結(jié)構(gòu)
6.1 X86CPU系統(tǒng)
6.1.1 X86CPU及外圍電路
6.1.2 PCˉISA總線技術(shù)
6.1.3 PCI總線
6.1.4 PC104
6.1.5 PC機(jī)的并行接口
6.2 微控制器
6.2.1 MCSˉ51系列的微控制器
6.2.2 系統(tǒng)的擴(kuò)展
6.3 DSP系統(tǒng)
6.3.1 概述
6.3.2 TMS320C54x數(shù)字信號(hào)處理器
6.3.3 外部總線與接口
第7章 虛擬儀器
7.1 虛擬儀器概念
7.1.1 虛擬儀器與傳統(tǒng)儀器
7.1.2 虛擬儀器產(chǎn)品
7.2 虛擬儀器LabVIEW
7.2.1 LabVIEW的基本構(gòu)成
7.2.2 基本功能子模板
7.2.3 程序設(shè)計(jì)
7.2.4 程序的運(yùn)行和調(diào)試
7.3 程序結(jié)構(gòu)
7.3.1 循環(huán)結(jié)構(gòu)
7.3.2 選擇和順序結(jié)構(gòu)
7.3.3 公式節(jié)點(diǎn)
7.4 信號(hào)分析
7.5 程序舉例
7.6 虛擬儀器的硬件與調(diào)用
7.6.1 數(shù)據(jù)采集硬件
7.6.2 數(shù)據(jù)采集的調(diào)用
7.7 儀器控制
7.7.1 概述
7.7.2 VISA通信程序
7.7.3 基于GPIB的儀器控制
7.7.4 基于GPIB的儀器控制與應(yīng)用
第8章 設(shè)計(jì)實(shí)例
8.1 集散系統(tǒng)
8.1.1 集散系統(tǒng)概述
8.1.2 通信模式
8.1.3 通信協(xié)議
8.1.4 系統(tǒng)的硬件構(gòu)成
8.1.5 集散系統(tǒng)實(shí)例
8.2 虛擬儀器在存儲(chǔ)元件記憶特性測(cè)試中的應(yīng)用
8.2.1 測(cè)試原理
8.2.2 測(cè)試系統(tǒng)的構(gòu)成
8.2.3 基于虛擬儀器的測(cè)試系統(tǒng)
8.3 數(shù)字錄音
8.3.1 系統(tǒng)的構(gòu)成
8.3.2 信號(hào)的采集
8.3.3 存儲(chǔ)器的選擇
參考文獻(xiàn)