EDA實(shí)用技術(shù)教程

第1章 緒論 1 
1.1 EDA技術(shù)發(fā)展概述 1 
1.2 EDA技術(shù)的基本內(nèi)容 2 
1.3 EDA系統(tǒng)的構(gòu)成 3 
1.4 EDA設(shè)計(jì)的基本流程 4 
1.5 設(shè)計(jì)輸入 4 
1.6 EDA技術(shù)的發(fā)展方向 7 
習(xí)題 9 
第2章 可編程邏輯器件 10
2.1 可編程邏輯器件發(fā)展概述及其分類 10
2.2 早期的PLD介紹 12
2.3 復(fù)雜可編程邏輯器件（CPLD） 14
2.4 現(xiàn)場(chǎng)可編程邏輯門陣列（FPGA） 17
2.5 專用集成電路（ASIC） 19
2.6 流行可編程器件介紹 20
習(xí)題 24
第3章 MAX+Plus II概述 25
3.1 MAX+PlusⅡ軟件的功能 25
3.2 Max+plusⅡ軟件的安裝 30
3.3 Max+plusⅡ軟件的設(shè)計(jì)流程 32
習(xí)題 33
第4章 原理圖輸入法 34
4.1 模為12計(jì)數(shù)器的設(shè)計(jì) 34
4.2 模為60計(jì)數(shù)器的設(shè)計(jì) 57
4.3 圖形的層次化設(shè)計(jì) 60
4.4 可調(diào)參數(shù)元件（LPM）的應(yīng)用 64
4.5 常見錯(cuò)誤及其處理方法 71
習(xí)題 71
第5章 硬件描述語(yǔ)言VHDL基礎(chǔ) 72
5.1 VHDL簡(jiǎn)介 72
5.2 VHTL程序設(shè)計(jì)基本結(jié)構(gòu) 76
5.3 VHDL設(shè)計(jì)實(shí)例（一） 77
5.4 VHDL組成 78
5.5 VHDL中的數(shù)據(jù) 88
5.6 VHDL的表達(dá)式 98
習(xí)題 101
第6章 VHDL常用語(yǔ)句 102
6.1 順序語(yǔ)句 102
6.2 并行語(yǔ)句 114
6.3 參數(shù)化元件設(shè)計(jì) 122
6.4 并行過(guò)程調(diào)用 123
6.5 VHDL的描述方式 123
6.6 屬性及時(shí)鐘描述 126
習(xí)題 127
第7章 常用電路設(shè)計(jì) 128
7.1 組合電路 128
7.2 時(shí)序電路設(shè)計(jì) 136
7.3 狀態(tài)機(jī) 167
7.4 常見的錯(cuò)誤 175
7.5 保留字 177
習(xí)題 178
第8章 綜合應(yīng)用 179
8.1 序列計(jì)數(shù)器 179
8.2 數(shù)字鐘 180
8.3 通用異步收發(fā)器（uart） 187
附錄A DXT-B型EDA實(shí)驗(yàn)開發(fā)系統(tǒng) 190
A.1 簡(jiǎn)介 190
A.2 下載板 191
A.3 主板 192
A.4 DXT-B的檢測(cè)、驗(yàn)收項(xiàng)目和方法 195
附錄B 程序包文件 197
附錄C F10K10管腳對(duì)應(yīng)表 220