數(shù)字邏輯電路

定　價(jià)：￥20.00

作　者：	楊喜權(quán)主編
出版社：	北京希望電子出版社
叢編項(xiàng)：	21世紀(jì)高等院校計(jì)算機(jī)科學(xué)與工程系列教材
標(biāo)　簽：	數(shù)字邏輯

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787810945769	出版時(shí)間：	2004-11-01	包裝：	平裝
開(kāi)本：	26cm	頁(yè)數(shù)：	185	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書(shū)特點(diǎn)精簡(jiǎn)教學(xué)內(nèi)容，注重基礎(chǔ)與應(yīng)用在基礎(chǔ)理論架構(gòu)下，更新內(nèi)容，反映新技術(shù)體現(xiàn)現(xiàn)代技術(shù)的發(fā)展，強(qiáng)調(diào)理論和實(shí)際應(yīng)用相結(jié)合本書(shū)適用于高等學(xué)校計(jì)算機(jī)專業(yè)教材工程技術(shù)人員參考學(xué)習(xí)本書(shū)是應(yīng)"面向21世紀(jì)數(shù)字邏輯電路課程改革"的需要而組織編寫(xiě)的，其特點(diǎn)是：精簡(jiǎn)教學(xué)內(nèi)容，注重基礎(chǔ)與應(yīng)用，體現(xiàn)現(xiàn)代技術(shù)的發(fā)展。在基礎(chǔ)理論架構(gòu)下，更新內(nèi)容，反映新技術(shù)，強(qiáng)調(diào)理論和實(shí)際應(yīng)用相結(jié)合。本書(shū)是在作者多年教學(xué)與工程經(jīng)驗(yàn)總結(jié)的基礎(chǔ)上編著而成，本著"基礎(chǔ)性、適應(yīng)性、應(yīng)用性"的特點(diǎn)，深入淺出地介紹了數(shù)字邏輯電路的系統(tǒng)內(nèi)容及新技術(shù)的發(fā)展，本書(shū)主要內(nèi)容包括：數(shù)制與碼制；邏輯代數(shù)基礎(chǔ)：集成組合邏輯電路；觸發(fā)器邏輯電路；時(shí)序邏輯電路分析與設(shè)計(jì)；章脈沖、定時(shí)電路與存儲(chǔ)器；D／A轉(zhuǎn)換器與A／D轉(zhuǎn)換器；可編程邏輯器件；ispExPERT7．01操作。本書(shū)充分體現(xiàn)教材的針對(duì)性和教學(xué)內(nèi)容的系統(tǒng)性、先進(jìn)性。作者力求闡述清楚，使得本教材通俗易懂，適量的習(xí)題與解答利于提高學(xué)生分析和解決實(shí)際問(wèn)題的能力。本書(shū)可作為高等學(xué)校計(jì)算機(jī)專業(yè)教材，也可供工程技術(shù)人員參考學(xué)習(xí)。

作者簡(jiǎn)介

暫缺《數(shù)字邏輯電路》作者簡(jiǎn)介

圖書(shū)目錄

第1章數(shù)制與碼制
1. 1 數(shù)制系統(tǒng)與數(shù)制
1. 1. 1 數(shù)制系統(tǒng)
1. 1. 2 數(shù)制
1. 2 數(shù)制變換
1. 3 進(jìn)制數(shù)的表示
1. 3. 1 無(wú)符號(hào)數(shù)
1. 3. 2 有符號(hào)數(shù)
1. 3. 3 反碼與補(bǔ)碼運(yùn)算
1. 4 編碼
1. 5 本章小結(jié)
1. 6 習(xí)題
第2章邏輯代數(shù)基礎(chǔ)
2. 1 邏輯代數(shù)概述
2. 2 邏輯代數(shù)基本運(yùn)算
2. 3 邏輯代數(shù)基本公式與規(guī)則
2. 3. 1 基本公式
2. 3. 2 若干常用公式
2. 3. 3 基本規(guī)則
2. 4 邏輯函數(shù)的化簡(jiǎn)
2. 4. 1 邏輯表達(dá)式的表示形式
2. 4. 2 邏輯表達(dá)式的公式化簡(jiǎn)法
2. 4. 3 邏輯表達(dá)式的卡諾圖化簡(jiǎn)法
2. 4. 4 具有無(wú)關(guān)項(xiàng)的邏輯式及其化簡(jiǎn)
2. 5 本章小結(jié)
2. 6 習(xí)題
第3章組合邏輯電路
3. 1 基本邏輯門(mén)電路
3. 1. 1 二極管與邏輯門(mén)電路
3. 1. 2 極管或門(mén)電路
3. 1. 3 三極管非邏輯門(mén)電路
3. 1. 4 TTL邏輯門(mén)電路
3. 1. 5 MOS門(mén)電路
3. 2 組合邏輯電路的分析
3. 2. 1 組合邏輯電路的特點(diǎn)
3. 2. 2 組合電路的一般分析方法
3. 3 組合邏輯電路的設(shè)計(jì)
3. 3. 1 組合邏輯電路的一般設(shè)計(jì)方法
3. 3. 2 組合邏輯電路設(shè)計(jì)舉例
3. 4 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)
3. 4. 1 產(chǎn)生競(jìng)爭(zhēng)與冒險(xiǎn)的原因
3. 4. 2 消除競(jìng)爭(zhēng)與冒險(xiǎn)的方法
3. 5 常用的組合邏輯電路及其應(yīng)用
3. 5. 1 編碼器
3. 5. 2 譯碼器
3. 5. 3 加法器
3. 5. 4 數(shù)據(jù)選擇器
3. 5. 5 數(shù)據(jù)比較器
3. 6 本章小結(jié)
3. 7 習(xí)題
第4章觸發(fā)器邏輯電路
4. 1 觸發(fā)器基本電路
4. 1. 1 基本RS觸發(fā)器
4. 1. 2 同步RS觸發(fā)器
4. 2 觸發(fā)器電路的分析
4. 2. 1 按電路結(jié)構(gòu)形式分析
4. 2. 2 按不同邏輯功能分析
4. 3 常用集成觸發(fā)器芯片
4. 3. 1 TTL集成觸發(fā)器芯片
4. 3. 2 CMOS集成觸發(fā)器芯片
4. 4 本章小結(jié)
4. 5 習(xí)題
第5章時(shí)序邏輯電路分析與設(shè)計(jì)
5. 1 時(shí)序邏輯電路概述
5. 2 時(shí)序邏輯電路的描述方法
5. 3 時(shí)序電路的分析
5. 3. 1 時(shí)序電路的一般分析方法
5. 3. 2 同步時(shí)序電路的分析
5. 3. 3 異步時(shí)序電路的分析
5. 4 同步時(shí)序邏輯電路的設(shè)計(jì)
5. 4. 1 Mealy型同步時(shí)序電路設(shè)計(jì)舉例
5. 4. 2 Moore型同步時(shí)序電路設(shè)計(jì)舉例
5. 5 常用時(shí)序邏輯電路舉例
5. 5. 1 計(jì)數(shù)器
5. 5. 2 寄存器
5. 6 本章小結(jié)
5. 7 習(xí)題
第6章脈沖. 定時(shí)電路與存儲(chǔ)器
6. 1 555定時(shí)器電路
6. 2 555定時(shí)器電路的應(yīng)用
6. 2. 1 用555定時(shí)器構(gòu)成施密特觸發(fā)器
6. 2. 2 用555定時(shí)器構(gòu)成單穩(wěn)態(tài)電路
6. 2. 3 用555定時(shí)器構(gòu)成多諧振蕩器
6. 3 存儲(chǔ)器
6. 3. 1 只讀存儲(chǔ)器 ROM
6. 3. 2 常用ROM芯片介紹
6. 3. 3 隨機(jī)存取存儲(chǔ)器 RAM
6. 3. 4 常用RAM芯片介紹
6. 4 本章小結(jié)
6. 5 習(xí)題
第7章 D／A轉(zhuǎn)換器與A／D轉(zhuǎn)換器
7. 1數(shù)-模轉(zhuǎn)換器
7. 1. 1 DAC的基本原理與分類
7. 1. 2 DAC的主要技術(shù)指標(biāo)
7. 2 DAC芯片及應(yīng)用
7. 2. 1 DAC芯片應(yīng)用特性與引腳功能
7. 2. 2 DAC芯片簡(jiǎn)單應(yīng)
7. 3 模-數(shù)轉(zhuǎn)換器
7. 3. 1 ADC的基本原理與分類
7. 3. 2 ADC主要技術(shù)指標(biāo)
7. 4 ADC芯片及應(yīng)用
7. 4. 1 ADC0801芯片功能與特性
7. 4. 2 3位半雙積分ADC芯片特性與引腳
7. 4. 3 ADC芯片的簡(jiǎn)單應(yīng)用
7. 5 本章小結(jié)
7. 6 習(xí)題
第8章可編程邏輯器件
8. 1 PLD概述
8. 1. 1 PLD的特點(diǎn)
8. 1. 2 PLD邏輯功能描述
8. 1. 3 PLD邏輯圖描述方法
8. 1. 4 PLD基本結(jié)構(gòu)
8. 2 可編程邏輯陣列和可編程陣列邏輯
8. 2. 1 可編程邏輯陣列 PLA, Programmable LogicArray
8. 2. 2 可編程陣列邏輯 PLA, Programmable Array Logic
8. 3 通用陣列邏輯 GAL
8. 3. 1 GAL基本結(jié)構(gòu)
8. 3. 2 GAL原理與特點(diǎn)
8. 4 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA
8. 4. 1 FPGA基本結(jié)構(gòu)
8. 4. 2 FPGA原理與特點(diǎn)
8. 5
is pLSI器件簡(jiǎn)介
8. 6
is pLSI開(kāi)發(fā)基本方法
8. 6. 1 ISP編程開(kāi)發(fā)工具
8. 6. 2
is PLSI開(kāi)發(fā)流程.
8. 7 硬件描述語(yǔ)言 VHDL 簡(jiǎn)介
8. 7. 1 VHDL基本特點(diǎn)
8. 7. 2 VHDL基本結(jié)構(gòu)與語(yǔ)法
8. 7. 3 常用電路的VHDL描述
8. 8 本章小結(jié)
8. 9 思考題
第9章 ispEXPERT7. 01操作
9. 1 ispEXPERT簡(jiǎn)介
9. 1. 1 ispEXPERT簡(jiǎn)介
9. 1. 2 ispEXPERT安裝
9. 2 ispEXPERTSystem的原理圖輸入
9. 3 設(shè)計(jì)的編譯與仿真
9. 3. 1 編譯原理圖
9. 3. 2 設(shè)計(jì)仿真
9. 4 ispEXPERT系統(tǒng)中VHDL語(yǔ)言的設(shè)計(jì)方法
9. 5 本章小結(jié)
9. 6 習(xí)題
附錄一
參考文獻(xiàn)