微型計(jì)算機(jī)技術(shù)實(shí)用教程：Pentium版

第1章微型計(jì)算機(jī)系統(tǒng)概論1
1.1微型計(jì)算機(jī)技術(shù)發(fā)展1
1.2微型計(jì)算機(jī)系統(tǒng)組成及層次結(jié)構(gòu)5
1.2.1微型計(jì)算機(jī)硬件組成5
1.2.2計(jì)算機(jī)系統(tǒng)的多層次結(jié)構(gòu)17
1.3計(jì)算機(jī)的工作過程19
1.3.1指令周期19
1.3.2取指周期和執(zhí)行周期19
1.3.3中斷指令周期20
1.4數(shù)據(jù)單位表示21
1.4.1常用的術(shù)語(yǔ)21
1.4.2表示存儲(chǔ)容量的計(jì)量單位22
1.4.3編址與尋址23
1.5微型機(jī)主要性能指標(biāo)23
習(xí)題124
第2章微型計(jì)算機(jī)的CPU26
2.1概述26
2.1.1微處理器常用術(shù)語(yǔ)26
2.1.2微處理器操作方式28
2.2RISC和CISC28
2.2.1復(fù)雜指令系統(tǒng)計(jì)算機(jī)CISC…28
2.2.2精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)RISC…29
2.3Pentium 體系結(jié)構(gòu)與原理30
2.3.1體系結(jié)構(gòu)31
2.3.2Pentium寄存器35
2.3.3堆棧操作47
2.4Pentium采用的新技術(shù)49
2.4.1新型體系結(jié)構(gòu)49
2.4.2Pentium采用的新技術(shù)49
2.5流水線技術(shù)52
2.5.1Pentium整數(shù)流水線52
2.5.2Pentium浮點(diǎn)流水線52
2.5.3指令流水線53
2.5.4指令預(yù)取58
2.5.5指令配對(duì)規(guī)則59
習(xí)題259
第3章存儲(chǔ)管理技術(shù)61
3.1綜述61
3.1.1存儲(chǔ)器及管理系統(tǒng)61
3.1.2三種類型地址63
3.2虛擬存儲(chǔ)技術(shù)63
3.2.1虛擬存儲(chǔ)63
3.2.2虛擬存儲(chǔ)技術(shù)65
3.3分段存儲(chǔ)管理技術(shù)65
3.3.1分段存儲(chǔ)管理65
3.3.2段的轉(zhuǎn)換68
3.3.3段選擇符71
3.3.4段描述符72
3.3.5段描述符表77
3.3.6描述符表基址寄存器78
3.4分頁(yè)存儲(chǔ)管理技術(shù)78
3.4.1頁(yè)的轉(zhuǎn)換 79
3.4.2分頁(yè)控制位80
3.4.3線性地址80
3.4.4頁(yè)表81
3.4.5頁(yè)表項(xiàng)81
3.4.6轉(zhuǎn)換旁視緩沖存儲(chǔ)器TLB …84
3.4.7頁(yè)級(jí)保護(hù)84
3.5分段與分頁(yè)組合技術(shù)86
3.5.1平臺(tái)存儲(chǔ)管理方式86
3.5.2段覆蓋頁(yè)87
3.5.3頁(yè)覆蓋段87
3.5.4頁(yè)和段邊界不必對(duì)準(zhǔn)88
3.5.5頁(yè)和段邊界對(duì)準(zhǔn)88
3.5.6每段的頁(yè)表88
習(xí)題388
第4章高速緩沖存儲(chǔ)器 Cache90
4.1Cache存儲(chǔ)器 90
4.1.1什么是Cache90
4.1.2局部性原理90
4.1.3技術(shù)術(shù)語(yǔ)92
4.1.4Pentium片內(nèi)Cache93
4.2Cache配置方案94
4.2.1Pentium片內(nèi)Cache 的配置…94
4.2.2影響Cache 性能的因素98
4.2.3Cache 大小規(guī)模和性能98
4.2.4締合方式和性能100
4.2.5實(shí)際Cache103
4.3Cache 結(jié)構(gòu)103
4.4Cache操作方式105
4.4.1數(shù)據(jù)Cache106
4.4.2數(shù)據(jù)Cache更新方案106
4.4.3指令Cache107
4.4.4Cache讀寫操作107
4.4.5Cache 替換算法與規(guī)則108
4.4.6Cache寫貫穿109
4.4.7Cache寫回110
4.5一致性協(xié)議110
4.5.1MESI Cache一致性協(xié)議
模型110
4.5.2指令Cache一致性協(xié)議111
4.6二級(jí)Cache111
4.6.1二級(jí)Cache與一級(jí)Cache的
關(guān)系113
4.6.2統(tǒng)一的二級(jí)Cache 115
4.6.3二級(jí)Cache監(jiān)視119
4.6.4數(shù)據(jù)傳送方式120
習(xí)題4122
第5章指令格式與尋址方式124
5.1指令格式124
5.1.1指令格式124
5.1.2指令中各字段意義126
5.1.3操作數(shù)大小規(guī)模和地址
大小規(guī)模127
5.1.4默認(rèn)段的屬性127
5.1.5操作數(shù)大小和地址大小
指令前綴127
5.1.6堆棧地址大小屬性127
5.2尋址方式128
5.2.1立即操作數(shù)尋址129
5.2.2寄存器操作數(shù)尋址129
5.2.3存儲(chǔ)器操作數(shù)尋址130
5.3計(jì)算機(jī)數(shù)據(jù)類型133
習(xí)題5136
第6章浮點(diǎn)技術(shù)137
6.1綜述137
6.2浮點(diǎn)部件體系結(jié)構(gòu)139
6.2.1數(shù)值寄存器139
6.2.2狀態(tài)字寄存器 141
6.2.3控制字寄存器144
6.2.4標(biāo)記字寄存器146
6.2.5最后的指令操作碼字段146
6.2.6數(shù)值指令和數(shù)據(jù)指針 147
6.3浮點(diǎn)部件流水線操作149
6.3.1浮點(diǎn)流水線149
6.3.2浮點(diǎn)指令的流動(dòng)150
6.3.3安全指令的識(shí)別151
6.3.4旁路 BYPASSES151
6.4計(jì)算基礎(chǔ)152
6.4.1數(shù)字系統(tǒng) 152
6.4.2數(shù)據(jù)類型和格式154
6.4.3舍入控制157
6.4.4精度控制158
習(xí)題6158
第7章中斷160
7.1中斷的概念 160
7.1.1概述160
7.1.2中斷系統(tǒng)160
7.2異常與中斷162
7.2.1中斷源分類162
7.2.2中斷控制器163
7.2.3異常和中斷向量164
7.2.4指令的重新啟動(dòng)164
7.3允許及禁止中斷165
7.3.1不可屏蔽中斷對(duì)未來的不可
屏蔽中斷的屏蔽165
7.3.2IF屏蔽INTR165
7.3.3對(duì)調(diào)試故障的屏蔽166
7.3.4對(duì)堆棧段中某些異常和中斷
的屏蔽166
7.4中斷描述符表167
7.4.1異常和中斷同時(shí)存在時(shí)的
優(yōu)先級(jí)167
7.4.2中斷描述符表168
7.4.3中斷描述符表內(nèi)描述符169
7.5中斷任務(wù)和中斷過程169
7.5.1中斷過程170
7.5.2中斷任務(wù)172
7.6錯(cuò)誤代碼173
7.7異常條件173
7.7.1中斷0——除法錯(cuò)174
7.7.2中斷1——調(diào)試異常174
7.7.3中斷3——斷點(diǎn)174
7.7.4中斷4——溢出174
7.7.5中斷5——邊界檢查175
7.7.6中斷6——無效操作碼175
7.7.7中斷7——設(shè)備不可用175
7.7.8中斷8——雙故障176
7.7.9中斷9(由Intel保留，
未使用）177
7.7.10中斷10——無效任務(wù)
狀態(tài)段177
7.7.11中斷11——段不存在178
7.7.12中斷12——堆棧異常179
7.7.13中斷13——一般保護(hù)180
7.7.14中斷14——頁(yè)故障180
7.7.15中斷16——浮點(diǎn)錯(cuò)182
7.7.16中斷17——對(duì)準(zhǔn)檢查184
7.8異常和錯(cuò)誤小結(jié)185
習(xí)題7187
第8章總線技術(shù)188
8.1總線的概念188
8.1.1什么是總線188
8.1.2總線標(biāo)準(zhǔn)的四個(gè)特性189
8.1.3總線分類190
8.1.4總線操作192
8.1.5總線配置結(jié)構(gòu)194
8.2數(shù)據(jù)傳送機(jī)制197
8.2.1實(shí)際存儲(chǔ)器和I/O接口197
8.2.2數(shù)據(jù)傳送機(jī)制198
8.2.3與8位、16位、32位及64位
存儲(chǔ)器接口199
8.3總線周期202
8.3.1單傳送周期203
8.3.2成組周期204
8.3.3中斷確認(rèn)周期205
8.3.4專用總線周期206
8.4PCI 總線207
8.4.1PCI局部總線的特征207
8.4.2即插即用209
8.4.3PCI總線的結(jié)構(gòu)211
8.4.4PCI性能213
8.4.5基于PCI總線系統(tǒng)213
8.4.6PCI總線接口214
8.4.7PCI總線的BIOS215
8.4.8PCI總線操作218
8.4.9PCI總線命令218
8.4.10DMA和中斷220
8.4.11PCI總線仲裁221
8.4.12PCI 適配器221
8.4.13PCI 總線信號(hào)221
習(xí)題8223
第9章保護(hù)技術(shù)225
9.1段級(jí)保護(hù)技術(shù)225
9.2段描述符與保護(hù)之關(guān)系226
9.2.1對(duì)類型的檢查227
9.2.2對(duì)界限的檢查228
9.2.3特權(quán)級(jí)229
9.3訪問數(shù)據(jù)時(shí)的限制230
9.4控制轉(zhuǎn)移232
9.5門描述符技術(shù)233
9.5.1堆棧轉(zhuǎn)換技術(shù)236
9.5.2從過程返回238
9.6操作系統(tǒng)指令239
9.6.1特權(quán)指令239
9.6.2敏感指令240
9.7指針指令240
9.7.1描述符驗(yàn)證241
9.7.2指針完整性與請(qǐng)求特權(quán)級(jí)…242
9.8頁(yè)級(jí)保護(hù)技術(shù)243
9.8.1保存保護(hù)參數(shù)的頁(yè)表項(xiàng)243
9.8.2兩級(jí)頁(yè)表的組合保護(hù)244
9.8.3頁(yè)保護(hù)越權(quán)245
9.8.4段與頁(yè)保護(hù)的組合245
習(xí)題9246
第10章輸入輸出技術(shù)247
10.1輸入輸出編址247
10.1.1獨(dú)立編址的輸入輸出248
10.1.2存儲(chǔ)器映像輸入輸出249
10.2輸入輸出指令250
10.2.1寄存器輸入輸出指令252
10.2.2從端口輸入輸出字串
指令252
10.3輸入輸出與保護(hù)253
10.3.1輸入輸出特權(quán)級(jí)253
10.3.2輸入輸出準(zhǔn)許位映像254
習(xí)題10255
第11章初始化處理技術(shù)257
11.1初始化處理257
11.1.1復(fù)位后微處理器的狀態(tài)…257
11.1.2第一條指令地址259
11.1.3允許Cathe操作260
11.2實(shí)模式下的軟件初始化處理技術(shù)…260
11.2.1系統(tǒng)表261
11.2.2非屏蔽中斷261
11.3保護(hù)模式下的軟件初始化
處理技術(shù)261
11.3.1系統(tǒng)表261
11.3.2分頁(yè)262
11.3.3任務(wù)處理技術(shù)263
11.3.4中斷處理途徑263
11.4操作模式的轉(zhuǎn)換263
11.4.1向保護(hù)模式的轉(zhuǎn)換264
11.4.2轉(zhuǎn)換回實(shí)地址模式265
11.5浮點(diǎn)部件的初始化處理266
11.5.1數(shù)值平臺(tái)的配置267
11.5.2浮點(diǎn)部件的軟件仿真268
習(xí)題11269
第12章多任務(wù)處理技術(shù)270
12.1任務(wù)狀態(tài)段271
12.2任務(wù)狀態(tài)段描述符273
12.3任務(wù)寄存器274
12.4任務(wù)門描述符275
12.5任務(wù)轉(zhuǎn)換277
12.6任務(wù)連接技術(shù) 279
12.6.1用忙位阻止可能的封閉…280
12.6.2修改任務(wù)的連接281
12.7任務(wù)地址空間281
12.7.1任務(wù)線性空間到物理
空間的映像281
12.7.2任務(wù)邏輯地址空間282
習(xí)題12283
第13章調(diào)試技術(shù)284
13.1調(diào)試支持284
13.2調(diào)試寄存器285
13.2.1調(diào)試地址寄存器
（DR0～DR3）285
13.2.2調(diào)試控制寄存器（DR7）…285
13.2.3調(diào)試狀態(tài)寄存器（DR6）…286
13.2.4斷點(diǎn)字段識(shí)別287
13.3調(diào)試異常288
13.3.1中斷1——調(diào)試異常288
13.3.2中斷3——斷點(diǎn)指令291
習(xí)題13291
 第14章指令系統(tǒng)292
14.1數(shù)據(jù)傳送指令292
14.1.1通用數(shù)據(jù)傳送指令292
14.1.2堆棧處理指令293
14.1.3類型轉(zhuǎn)換指令294
14.2二進(jìn)制算術(shù)運(yùn)算指令296
14.2.1加法指令和減法指令297
14.2.2比較和符號(hào)改變指令298
14.2.3乘法指令298
14.2.4除法指令299
14.3十進(jìn)制算術(shù)運(yùn)算指令300
14.3.1壓縮BCD調(diào)整指令300
14.3.2非壓縮BCD調(diào)整指令300
14.4邏輯指令301
14.4.1布爾操作指令301
14.4.2位測(cè)試與修改指令302
14.4.3位掃描指令302
14.4.4移位與環(huán)移指令302
14.4.5根據(jù)條件設(shè)置字節(jié)指令…310
14.4.6測(cè)試指令310
14.5控制轉(zhuǎn)移指令311
14.5.1無條件轉(zhuǎn)移指令311
14.5.2條件轉(zhuǎn)移指令312
14.5.3軟件中斷314
14.6串操作315
14.6.1重復(fù)前綴315
14.6.2變址和定向標(biāo)志的控制…316
14.6.3字串指令317
14.7結(jié)構(gòu)化語(yǔ)言指令318
14.8標(biāo)志控制指令323
14.8.1進(jìn)位和定向標(biāo)志控制
指令323
14.8.2標(biāo)志轉(zhuǎn)換指令323
14.9數(shù)字指令324
14.10段寄存器指令325
14.10.1段寄存器轉(zhuǎn)移指令325
14.10.2遠(yuǎn)控制轉(zhuǎn)移指令326
14.10.3數(shù)據(jù)指針指令326
14.11雜項(xiàng)指令327
14.11.1地址計(jì)算指令327
14.11.2無操作指令328
14.11.3轉(zhuǎn)換指令328
14.11.4字節(jié)交換指令328
14.11.5交換與相加指令330
14.11.6比較與交換指令330
14.11.7CPUID 指令331
習(xí)題14331
附錄APentium指令系統(tǒng)333