注冊 | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當前位置: 首頁出版圖書科學技術計算機/網(wǎng)絡計算機組織與體系結構數(shù)字邏輯基礎(21世紀高等院校規(guī)劃教材)

數(shù)字邏輯基礎(21世紀高等院校規(guī)劃教材)

數(shù)字邏輯基礎(21世紀高等院校規(guī)劃教材)

定 價:¥22.00

作 者: 管庶安
出版社: 中國水利水電出版社
叢編項: 21世紀高職高專規(guī)劃教材
標 簽: 數(shù)字邏輯

購買這本書可以去


ISBN: 9787508429151 出版時間: 2005-08-01 包裝: 平裝
開本: 16開 頁數(shù): 221 字數(shù):  

內容簡介

  本書系統(tǒng)地介紹了數(shù)字邏輯的基本原理與設計方法。全書共7章,主要內容包括:邏輯代數(shù)基礎、邏輯門與組合邏輯分析、組合邏輯設計、觸發(fā)器與時序邏輯分析、時序邏輯設計、可編程邏輯器件及開發(fā)、信號產生與變換。本書特點是由實例引入理論與方法,再加以歸納、總結和運用鞏固;另一特點是從第3章開始的設計舉例中,按照由簡易到深入的學習規(guī)律逐步引入MAX+plusII工具,目的是使理論盡快地得到驗證與運用,增加學習的趣味性。書中的實例大多取材于計算機中最常用的邏輯單元,并提供電子設計文檔。本書為普通高校計算機、電子類專業(yè)數(shù)字邏輯課程教材,也適合成人高校、高職高專和民辦院校計算機及相關專業(yè)的學生和教師選用。

作者簡介

暫缺《數(shù)字邏輯基礎(21世紀高等院校規(guī)劃教材)》作者簡介

圖書目錄


前言
第1章邏輯代數(shù)基礎
本章學習目標
1.1概述
1.1.1數(shù)字系統(tǒng)的基本概念
1.1.2數(shù)字邏輯技術的主要內容
1.2邏輯代數(shù)的基本概念
1.2.1邏輯變量及基本運算
1.2.2邏輯表達式
1.2.3邏輯代數(shù)的公理
1.3邏輯函數(shù)
1.3.1邏輯函數(shù)的定義
1.3.2邏輯函數(shù)的表示法
1.3.3復合邏輯
1.4邏輯函數(shù)的標準形式
1.4.1最小項及最小項表達式
1.4.2最大項及最大項表達式
1.4.3邏輯函數(shù)表達式的轉換方法
1.4.4邏輯函數(shù)的相等
1.5邏輯代數(shù)的重要定理
1.5.1重要定理
1.5.2重要定理與最小項.最大項
1.6邏輯函數(shù)化簡
1.6.1代數(shù)化簡法
1.6.2卡諾圖化簡法
1.6.3列表化簡法
習題一
第2章邏輯門與組合邏輯
本章學習目標
2.1邏輯門
2.1.1簡單邏輯門電路
2.1.2復合邏輯門電路
2.1.3門電路的主要外特性參數(shù)
2.1.4正邏輯與負邏輯
2.2組合邏輯電路分析
2.2.1基本分析方法
2.2.2半加器與全加器
2.2.3編碼器與譯碼器
2.2.4總線收發(fā)器
2.3組合邏輯設計的基本設計方法
2.4設計方法的靈活運用
2.4.1邏輯表達式的合理變換
2.4.2利用無關項簡化設計
2.4.3用分析法實現(xiàn)設計
2.5組合邏輯電路的險象
2.5.1險象的產生與分類
2.5.2險象的判斷與消除
2.6常用組合邏輯電路設計
2.6.18421碼加法器
2.6.2七段譯碼器
2.6.3多路選擇器與多路分配器
2.7組合邏輯電路的計算機仿真
2.7.1輸入設計源文件
2.7.2編譯源文件
2.7.3編輯仿真通道文件
2.7.4波形仿真
2.7.5仿真結果分析
習題二
第3章觸發(fā)器與時序邏輯分析
本章學習目標
3.1時序邏輯電路模型
3.2觸發(fā)器
3.2.1基本R-S觸發(fā)器
3.2.2常用觸發(fā)器
3.2.3各類觸發(fā)器的相互轉換
3.2.4觸發(fā)器應用一例
3.2.5集成觸發(fā)器的主要特性參數(shù)
3.3同步時序邏輯分析
3.3.1同步時序邏輯電路描述
3.3.2同步時序邏輯分析的一般步驟
3.4同步時序邏輯分析舉例
3.4.1系列檢測器
3.4.2移位寄存器
3.4.3計數(shù)器
3.5異步時序邏輯分析
3.5.1異步時序邏輯的特點
3.5.2分析方法與步驟
習題三
第4章時序邏輯設計
本章學習目標
4.1同步時序邏輯設計的基本方法
4.2建立原始狀態(tài)
4.3狀態(tài)化簡
4.3.1狀態(tài)化簡的基本原理
4.3.2完全定義狀態(tài)化簡方法
4.4狀態(tài)編碼
4.4.1確定存儲狀態(tài)所需的觸發(fā)器個數(shù)
4.4.2用相鄰編碼法實現(xiàn)狀態(tài)編碼
4.5確定激勵函數(shù)及輸出方程
4.5.1選定觸發(fā)器類型
4.5.2求激勵函數(shù)及輸出函數(shù)
4.5.3電路的"掛起"及恢復問題
4.5.4設計結果仿真
4.6同步時序邏輯設計舉例
4.6.1計數(shù)器
4.6.2移位寄存器
4.6.3用MSI實現(xiàn)定時器
4.7異步時序邏輯電路的設計
習題四
第5章半導體存儲器
本章學習目標
5.1半導體存儲器的分類
5.2隨機讀寫存儲器RAM
5.2.1SRAM
5.2.2DRAM
5.3掩模只讀存儲器MROM
5.4可編程只讀存儲器
5.4.1一次性編程只讀存儲器OTP
5.4.2紫外線可擦除可編程只讀存儲器EPROM
5.4.3電可擦除可編程只讀存儲器E2PROM
5.4.4閃爍存儲器FLASH2PROM
5.4.5只讀存儲器應用舉例
習題五
第6章可編程邏輯器件及開發(fā)
本章學習目標
6.1可編程邏輯器件概述
6.2邏輯可編程的基本原理
6.2.1組合邏輯可編程的基本原理
6.2.2可編程點的工作原理
6.2.3時序邏輯可編程的基本原理
6.3MAX7000系列CPLD的結構
6.4PLD開發(fā)技術
6.4.1PLD器件的開發(fā)過程
6.4.2一個開發(fā)實例
習題六
第7章信號產生與變換
本章學習目標
7.1脈沖信號產生與變換
7.1.1NE555的電路結構與工作原理
7.1.2NE555的應用
7.2時鐘信號電路
7.2.1基本時鐘信號產生電路
7.2.2時鐘信號的變換
7.3D/A轉換
7.3.1D/A轉換的原理
7.3.2集成D/A轉換器TLC7524
7.4A/D轉換
7.4.1A/D轉換的原理
7.4.2集成A/D轉換器MCP3201
習題七
附錄1數(shù)制及其轉換
附錄2常用編碼
參考文獻

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) ranfinancial.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號 鄂公網(wǎng)安備 42010302001612號