數(shù)字邏輯基礎(chǔ)（21世紀(jì)高等院校規(guī)劃教材）

序
前言
第1章邏輯代數(shù)基礎(chǔ)
本章學(xué)習(xí)目標(biāo)
1.1概述
1.1.1數(shù)字系統(tǒng)的基本概念
1.1.2數(shù)字邏輯技術(shù)的主要內(nèi)容
1.2邏輯代數(shù)的基本概念
1.2.1邏輯變量及基本運算
1.2.2邏輯表達(dá)式
1.2.3邏輯代數(shù)的公理
1.3邏輯函數(shù)
1.3.1邏輯函數(shù)的定義
1.3.2邏輯函數(shù)的表示法
1.3.3復(fù)合邏輯
1.4邏輯函數(shù)的標(biāo)準(zhǔn)形式
1.4.1最小項及最小項表達(dá)式
1.4.2最大項及最大項表達(dá)式
1.4.3邏輯函數(shù)表達(dá)式的轉(zhuǎn)換方法
1.4.4邏輯函數(shù)的相等
1.5邏輯代數(shù)的重要定理
1.5.1重要定理
1.5.2重要定理與最小項.最大項
1.6邏輯函數(shù)化簡
1.6.1代數(shù)化簡法
1.6.2卡諾圖化簡法
1.6.3列表化簡法
習(xí)題一
第2章邏輯門與組合邏輯
本章學(xué)習(xí)目標(biāo)
2.1邏輯門
2.1.1簡單邏輯門電路
2.1.2復(fù)合邏輯門電路
2.1.3門電路的主要外特性參數(shù)
2.1.4正邏輯與負(fù)邏輯
2.2組合邏輯電路分析
2.2.1基本分析方法
2.2.2半加器與全加器
2.2.3編碼器與譯碼器
2.2.4總線收發(fā)器
2.3組合邏輯設(shè)計的基本設(shè)計方法
2.4設(shè)計方法的靈活運用
2.4.1邏輯表達(dá)式的合理變換
2.4.2利用無關(guān)項簡化設(shè)計
2.4.3用分析法實現(xiàn)設(shè)計
2.5組合邏輯電路的險象
2.5.1險象的產(chǎn)生與分類
2.5.2險象的判斷與消除
2.6常用組合邏輯電路設(shè)計
2.6.18421碼加法器
2.6.2七段譯碼器
2.6.3多路選擇器與多路分配器
2.7組合邏輯電路的計算機仿真
2.7.1輸入設(shè)計源文件
2.7.2編譯源文件
2.7.3編輯仿真通道文件
2.7.4波形仿真
2.7.5仿真結(jié)果分析
習(xí)題二
第3章觸發(fā)器與時序邏輯分析
本章學(xué)習(xí)目標(biāo)
3.1時序邏輯電路模型
3.2觸發(fā)器
3.2.1基本R-S觸發(fā)器
3.2.2常用觸發(fā)器
3.2.3各類觸發(fā)器的相互轉(zhuǎn)換
3.2.4觸發(fā)器應(yīng)用一例
3.2.5集成觸發(fā)器的主要特性參數(shù)
3.3同步時序邏輯分析
3.3.1同步時序邏輯電路描述
3.3.2同步時序邏輯分析的一般步驟
3.4同步時序邏輯分析舉例
3.4.1系列檢測器
3.4.2移位寄存器
3.4.3計數(shù)器
3.5異步時序邏輯分析
3.5.1異步時序邏輯的特點
3.5.2分析方法與步驟
習(xí)題三
第4章時序邏輯設(shè)計
本章學(xué)習(xí)目標(biāo)
4.1同步時序邏輯設(shè)計的基本方法
4.2建立原始狀態(tài)
4.3狀態(tài)化簡
4.3.1狀態(tài)化簡的基本原理
4.3.2完全定義狀態(tài)化簡方法
4.4狀態(tài)編碼
4.4.1確定存儲狀態(tài)所需的觸發(fā)器個數(shù)
4.4.2用相鄰編碼法實現(xiàn)狀態(tài)編碼
4.5確定激勵函數(shù)及輸出方程
4.5.1選定觸發(fā)器類型
4.5.2求激勵函數(shù)及輸出函數(shù)
4.5.3電路的"掛起"及恢復(fù)問題
4.5.4設(shè)計結(jié)果仿真
4.6同步時序邏輯設(shè)計舉例
4.6.1計數(shù)器
4.6.2移位寄存器
4.6.3用MSI實現(xiàn)定時器
4.7異步時序邏輯電路的設(shè)計
習(xí)題四
第5章半導(dǎo)體存儲器
本章學(xué)習(xí)目標(biāo)
5.1半導(dǎo)體存儲器的分類
5.2隨機讀寫存儲器RAM
5.2.1SRAM
5.2.2DRAM
5.3掩模只讀存儲器MROM
5.4可編程只讀存儲器
5.4.1一次性編程只讀存儲器OTP
5.4.2紫外線可擦除可編程只讀存儲器EPROM
5.4.3電可擦除可編程只讀存儲器E2PROM
5.4.4閃爍存儲器FLASH2PROM
5.4.5只讀存儲器應(yīng)用舉例
習(xí)題五
第6章可編程邏輯器件及開發(fā)
本章學(xué)習(xí)目標(biāo)
6.1可編程邏輯器件概述
6.2邏輯可編程的基本原理
6.2.1組合邏輯可編程的基本原理
6.2.2可編程點的工作原理
6.2.3時序邏輯可編程的基本原理
6.3MAX7000系列CPLD的結(jié)構(gòu)
6.4PLD開發(fā)技術(shù)
6.4.1PLD器件的開發(fā)過程
6.4.2一個開發(fā)實例
習(xí)題六
第7章信號產(chǎn)生與變換
本章學(xué)習(xí)目標(biāo)
7.1脈沖信號產(chǎn)生與變換
7.1.1NE555的電路結(jié)構(gòu)與工作原理
7.1.2NE555的應(yīng)用
7.2時鐘信號電路
7.2.1基本時鐘信號產(chǎn)生電路
7.2.2時鐘信號的變換
7.3D／A轉(zhuǎn)換
7.3.1D／A轉(zhuǎn)換的原理
7.3.2集成D／A轉(zhuǎn)換器TLC7524
7.4A／D轉(zhuǎn)換
7.4.1A／D轉(zhuǎn)換的原理
7.4.2集成A／D轉(zhuǎn)換器MCP3201
習(xí)題七
附錄1數(shù)制及其轉(zhuǎn)換
附錄2常用編碼
參考文獻(xiàn)