計(jì)算機(jī)硬件技術(shù)基礎(chǔ)

第1章 計(jì)算機(jī)基礎(chǔ)知識(shí)
1．1 計(jì)算機(jī)發(fā)展概述
1．1．1 計(jì)算機(jī)的發(fā)展
1．1．2 微型機(jī)的崛起與發(fā)展
1．1．3 計(jì)算機(jī)的應(yīng)用
1．2 計(jì)算機(jī)系統(tǒng)的姐成
1．2．1 計(jì)算機(jī)硬件系統(tǒng)
1．2．2 計(jì)算機(jī)軟件系統(tǒng)
1．2．3 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1．3 計(jì)算機(jī)的分類與主要性能指標(biāo)
1．3．1 計(jì)算機(jī)的分類
13．2 與計(jì)算機(jī)性能相關(guān)的一些術(shù)語
1．4 計(jì)算機(jī)中的數(shù)據(jù)表示
1．4．1 進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換
1．4．2 二進(jìn)制數(shù)的運(yùn)算
1．4．3 計(jì)算機(jī)中數(shù)的表示方法
1．4．4 計(jì)算機(jī)中非數(shù)值數(shù)據(jù)的表示方法
習(xí)題
第2章 微型計(jì)算機(jī)系統(tǒng)
2．1 微機(jī)系統(tǒng)概述
2．1．1 微處理機(jī)
2．1．2微型計(jì)算機(jī)
2．1．3 微型計(jì)算機(jī)系統(tǒng)
2．2 總線結(jié)構(gòu)的微型計(jì)算機(jī)
2．3 8086／8088微處理機(jī)的結(jié)構(gòu)
2．3．1 8086 CPU內(nèi)部主要結(jié)構(gòu)
2．3．2 8086 CPU的編程模式
2．4 典型微機(jī)系統(tǒng)介紹
2．4．1 低檔個(gè)人計(jì)算機(jī)PC／XT與PC／AT
2．4．2 386與486系統(tǒng)
2．4．3 Pentium系列系統(tǒng)
2．4．4 MS-DOS與Windows
2．4．5 典型外設(shè)及其連接
習(xí)題
第3章 8086CPU的指令系統(tǒng)
3．1 指令的概念
3．1．1 指令的結(jié)構(gòu)
3．1．2 機(jī)器指令舉例
3．1．3 指令執(zhí)行時(shí)間的概念
3．2 8086 CPU的尋址方式
3．2．1 立即尋址方式
3．2．2 寄存器尋址方式
3．2．3 直接尋址方式
3．2．4 寄存器間接尋址方式
3．2．5 寄存器相對尋址方式
3．2．6 基址變址尋址方式
3．2．7 相對基址變址尋址方式
3．2．8 尋址方式的小結(jié)
3．3 8086 CPU的指令系統(tǒng)
3．3．1 數(shù)據(jù)傳輸指令
3．3．2 算術(shù)指令
3．3．3 邏輯指令
3．3．4 串操作指令
3．3．5 轉(zhuǎn)移摳制指令
3．3．6 處理機(jī)控制類指令
習(xí)題
第4章 匯編程序設(shè)計(jì)
4．1 匯編語言程序的基本概念
4．1．1 機(jī)器語言、匯編語言與匯編程序
4．1．2 開發(fā)匯編語言程序的工作過程
4．2 宏匯編基本語法
4．2．1 匯編語言程序舉例
4．2．2 偽指令與偽操作
4．3 匯編語言程序的基本格式
4．4 匯編程序的調(diào)試
4．4．1 上機(jī)過程
4．4．2 調(diào)試程序DEBUG
4．5 BIOS和DOS中斷功能調(diào)用
4．6 匯編語言程序設(shè)計(jì)的基本方法
4．6．1 J頃序程序結(jié)構(gòu)
4．6．2分支程序結(jié)構(gòu)
4．6．3 循環(huán)程序結(jié)構(gòu)
4．6．4 子程序
4．7 幾種典型問題的匯編程序設(shè)計(jì)
4．7．1 代碼轉(zhuǎn)換程序設(shè)計(jì)
4．7．2 表處理程序設(shè)計(jì)
習(xí)題
第5章 系統(tǒng)總線
5．1 總線的概念
5．1．1 總線的基本概念
5．1．2 總線結(jié)構(gòu)與總線信息傳送方式
5．2 總線的控制與通信
5．2．1 總線的控制方式
5．2．2 總線的通信控制方式
5．3 8086 CPU的總線周期與引腳功能
5．3．1 8086 CPU的總線周期
5．3．2 8086CPU的工作模式與引腳功能
5．4 1BMPC／XT中總線的形成
5．4．1 時(shí)鐘發(fā)生器8284A
5．4．2 數(shù)據(jù)與地址總線的形成
5．4．3 控制總線的形成
5．5 微機(jī)系統(tǒng)中常見的總線標(biāo)準(zhǔn)
5．5．1 PC機(jī)總線結(jié)構(gòu)類型
5．5．2 標(biāo)準(zhǔn)接口類型
習(xí)題
第6章 主存儲(chǔ)器系統(tǒng)
6．1 計(jì)算機(jī)存儲(chǔ)系統(tǒng)概述
6．1．1 存儲(chǔ)器的分類
6．1．2 存儲(chǔ)器的分級結(jié)構(gòu)
6．1。3 存儲(chǔ)器的技術(shù)指標(biāo)
6．1．4 主存儲(chǔ)器的基本組成
6．2 半導(dǎo)體存儲(chǔ)器芯片
6．2．1 半導(dǎo)體存儲(chǔ)器芯片的分類
6．2．2 靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)
6．2．3 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)
6．2．4 只讀存儲(chǔ)器(ROM)
6．3 主存儲(chǔ)器的組織
6．3．1 主存與CPU的連接
6．3．2 高速緩沖存儲(chǔ)器
6．3．3 多模塊交錯(cuò)存儲(chǔ)器
6．3．4虛擬存儲(chǔ)器
習(xí)題
第7章 中斷技術(shù)
7．1 概述
7．1．1 中斷
7．1．2 中斷源和中斷識(shí)別
7．1．3 中斷系統(tǒng)功能
7．2 8086微型計(jì)算機(jī)中的中斷系統(tǒng)
7．2．1 8086中斷系統(tǒng)的總體結(jié)構(gòu)
7．2。2 8086中的中斷類型
7．2．3 8086中的中斷向量表
7．2．4 8086系統(tǒng)的中斷過程
7．3 8259A可編程中斷控制器
7．3．1 8259A的功能
7．3．2 8259A的內(nèi)部結(jié)構(gòu)與相關(guān)的引腳功能
7．3．3 中斷響應(yīng)過程
7．3．4 8259A的編程應(yīng)用
7．3．5 8259A的工作方式
7．4 8086微型計(jì)算機(jī)中的中斷系統(tǒng)
7．4．1 可屏蔽中斷(1NTB)
7．4．2 非屏蔽中斷(MNl)
7．4．3 8259A的編程實(shí)例
習(xí)題
第8章 接口技術(shù)
8．1 微機(jī)接口技術(shù)概述
8．1．1 接口技術(shù)的概念
8．1．2 I／O端口的尋址方式
8．1．3 I／0端口地址譯碼
8．1．4 CPU與外部設(shè)備之間的數(shù)據(jù)傳輸方式
8．1．5 ／／O中的技術(shù)問題
8．2 可編程定時(shí)／計(jì)數(shù)器8253-5
8．2．1 定時(shí)系統(tǒng)的概念
8．2．2 8253-5定時(shí)／計(jì)數(shù)器的結(jié)構(gòu)
8．2．3 8253-5的工作方式
8．2．4 8253-5的編程控制
8．2．5 微型計(jì)算機(jī)中的定時(shí)系統(tǒng)
8．3 可編程并行接口8255A-5
8．3。1 并行接口的概念
8．3．2 8255A-5的結(jié)構(gòu)與引腳功能
8．3．3 8255A-5的工作方式
8．3．4 8255A的編程控制
8．3．5 8255A-5各種工作方式的功能
8．3．6 8255A-5在微型計(jì)算機(jī)中的應(yīng)用
8．4 可編程串行接口INS8250
8．4．1 串行通信
8．4．2 串行通信接口標(biāo)準(zhǔn)(RS-232C)
8．4．3 20mA電流環(huán)接口
8．4．4 可編程異步串行通信接口芯片INS8250
8．4．5 異步通信適配器邏輯電路
習(xí)題
第9章 DMA傳輸
9．1 DMA的概念
9．1．1 DMA與DMA傳輸?shù)奶攸c(diǎn)
9．1．2 DMA傳輸系統(tǒng)的操作步驟
9．1．3 DMA傳輸系統(tǒng)的操作類型
9．1．4 DMA傳輸系統(tǒng)的操作方式
9．1．5 對DMA控制器的要求
9．2 DMA控制器8237A
9．2．1 8237A的主要特性
9．2．2 8237A的引腳功能
9．2．3 8237A的內(nèi)部結(jié)構(gòu)組成
9．2．4 8237A的編程控制
9．2．5 8237A的工作時(shí)序
9．3 8086／8088微型計(jì)算機(jī)中的DMA系統(tǒng)
9．3．1 DMA控制器邏輯電路
9．3．2 初始化編程舉例
習(xí)題
參考文獻(xiàn)