增強(qiáng)核閃存80C51教程

第1章  緒論                      
     1. 1  嵌入式第二次浪潮                  
     1. 2  傳統(tǒng)微控制器(8位／16位)的更新                  
     1. 3  今日嵌入式(32位／16位)                  
     1. 4  本書(shū)定位                  
     1. 5  本書(shū)編寫(xiě)特點(diǎn)                  
     1. 6  本書(shū)建議的授課時(shí)數(shù)                  
 第2章  MCS-51核                  
     2. 1  簡(jiǎn)介                  
     2. 2  CPU(中央處理單元)                  
     2. 2. 1 ALU(算術(shù)邏輯單元)                  
     2. 2. 2  指令寄存器與定時(shí)-控制電路                  
     2. 2. 3  片內(nèi)振蕩器                  
     2. 2. 4　節(jié)電工作模式                  
     2. 3　存儲(chǔ)器結(jié)構(gòu)                  
     2. 3. 1  哈佛結(jié)構(gòu)                  
     2. 3. 2  SFR(特殊功能寄存器)                  
     2. 3. 3  各存儲(chǔ)空間及其訪(fǎng)問(wèn)指令                  
     2. 4  4x8位I／O口結(jié)構(gòu)與操作                  
     2. 4. 1  I／O口結(jié)構(gòu)                  
     2. 4. 2  讀—改—寫(xiě)指令                  
     2. 4. 3  片外程序存儲(chǔ)器／數(shù)據(jù)存儲(chǔ)器擴(kuò)展技術(shù)                  
     2. 5  MCS-51指令系統(tǒng)                  
     2. 5. 1  概述                  
     2. 5. 2  數(shù)據(jù)傳送類(lèi)指令                  
     2. 5. 3  算述運(yùn)算類(lèi)指令                  
     2. 5. 4  邏輯運(yùn)算類(lèi)指令                  
     2. 5. 5  控制轉(zhuǎn)移類(lèi)指令                  
     2. 5. 6  布爾處理類(lèi)指令                  
     2. 5. 7  匯編器入門(mén)                  
     2. 5. 8  MCS-51指令編程技巧                  
     2. 6  定時(shí)／計(jì)數(shù)器                  
     2. 6. 1  定時(shí)／計(jì)數(shù)器工作原理                  
     2. 6. 2  初始化定時(shí)／計(jì)數(shù)器T0. T1                  
     2. 6. 3  T0. T1模式0和模式1                  
     2. 6. 4  T0. T1模式2                  
     2. 6. 5  T0模式3                  
     2. 6. 6  定時(shí)／計(jì)數(shù)器的飛讀技巧                  
     2. 7  中斷系統(tǒng)                  
     2. 7. 1  5源2優(yōu)先級(jí)中斷                  
     2. 7. 2  中斷操作                  
     2. 7. 3  中斷向量地址與向量空間                  
     2. 7. 4  中斷響應(yīng)時(shí)間                  
     2. 7. 5  中斷時(shí)對(duì)現(xiàn)場(chǎng)的保護(hù)和恢復(fù)                  
     2. 7. 6  初始化中斷系統(tǒng)                  
     2. 7. 7  精確定時(shí)技巧(補(bǔ)償中斷延時(shí)等的影響)                  
     2. 8  串行口                  
     2. 8. 1  全雙工串行口                  
     2. 8. 2  串行口4種工作模式                  
     2. 8. 3  初始化串行口                  
     2. 8. 4  串行口應(yīng)用                  
     2. 8. 5  串行口軟件                  
     2. 9  復(fù)位                  
     2. 9. 1  復(fù)位時(shí)序                  
     2. 9. 2  SFR的復(fù)位狀態(tài)                  
     2. 9. 3  上電復(fù)位                  
     2. 10  本章回味與思考                  
 第3章  80C51增強(qiáng)核(80C51核+)                  
     3. 1  簡(jiǎn)介                  
     3. 2  CPU(中央處理單元)                  
     3. 3  存儲(chǔ)器結(jié)構(gòu)                  
     3. 4  4x8位I／O口結(jié)構(gòu)與操作                  
     3. 5  80C51增強(qiáng)核指令系統(tǒng)                  
     3. 6  定時(shí)／計(jì)數(shù)器                  
     3. 6. 1  T0. T1定時(shí)／計(jì)數(shù)器                  
     3. 6. 2  T2定時(shí)／計(jì)數(shù)器                  
     3. 7  中斷系統(tǒng)                  
     3. 7. 1  6源4優(yōu)先級(jí)                  
     3. 7. 2  中斷操作                  
     3. 7. 3  中斷向量地址與向量空間                  
     3. 7. 4  中斷響應(yīng)時(shí)間                  
     3. 8  增強(qiáng)型全雙工UART串行口                  
     3. 8. 1  簡(jiǎn)介                  
     3. 8. 2  增強(qiáng)型UART                  
     3. 9  80C51+增強(qiáng)核使用SFR一覽表                  
     3. 10  本章回味與思考                  
 第4章  P89C51／52／54／58X2及P89C60／61X2系列                  
     4. 1  前言                  
     4. 2  P89C5xX2, P89C60／61X2與80C51增強(qiáng)核的異同                  
     4. 3  本章回味與思考                  
 第5章  P89C51RA2／RB2／RC2／RD2系列                  
     5. 1  前言                  
     5. 2  P89C51Rx2總體概況                  
     5. 2. 1  P89C51Rx2的存儲(chǔ)器                  
     5. 2. 2  P89C51Rx2的片上資源                  
     5. 2. 3  P89C51Rx2芯片的片腿功能和封裝                  
     5. 2. 4  P89C51Rx2芯片的片腿定義                  
     5. 3  PCA(可編程計(jì)數(shù)器陣列)                  
     5. 3. 1  PCA捕捉模式                  
     5. 3. 2  PCA 16位軟定時(shí)器模式                  
     5. 3. 3  PCA高速輸出模式                  
     5. 3. 4  PCA的PWM(脈寬調(diào)制)模式                  
     5. 3. 5  PCA模塊4看家狗定時(shí)器模式                  
     5. 4  7源4優(yōu)先級(jí)中斷系統(tǒng)                  
     5. 4. 1  中斷操作                  
     5. 5  數(shù)據(jù)存儲(chǔ)器                  
     5. 5. 1  內(nèi)部數(shù)據(jù)存儲(chǔ)器                  
     5. 5. 2  外部數(shù)據(jù)存儲(chǔ)器                  
     5. 6  程序存儲(chǔ)器——FLASH(閃存)                  
     5. 7  復(fù)位后代碼引導(dǎo)與ROM固件                  
     5. 8  在系統(tǒng)燒錄(ISP)                  
     5. 9  在應(yīng)用燒錄(IAP)                  
     5. 10  P89C51Rx2片內(nèi)硬件看門(mén)狗定時(shí)器                  
     5. 11  CPU和外設(shè)的時(shí)鐘                  
     5. 12  本章回味與思考                  
 第6章  P89C660／662／664／668系列                  
     6. 1  前言                  
     6. 2  P89C660／662／664／668總體概況                  
     6. 2. 1  P89C66x存儲(chǔ)器                  
     6. 2. 2  P89C66x片上資源                  
     6. 2. 3  P89C66x芯片的片腿功能和封裝                  
     6. 2. 4  P89C66x芯片片腿定義                  
     6. 3  P89C66x PCA(可編程計(jì)數(shù)器陣列)                  
     6. 4  8源4優(yōu)先級(jí)中斷系統(tǒng)                  
     6. 5  數(shù)據(jù)存儲(chǔ)器                  
     6. 6  程序存儲(chǔ)器                  
     6. 7  串行I／O口                  
     6. 7. 1  概述                  
     6. 7. 2  預(yù)備知識(shí)                  
     6. 7. 3  I2C總線(xiàn)工作原理                  
     6. 7. 4  SIO1的片上硬件邏輯                  
     6. 7. 5  SIO1各模式操作過(guò)程                  
     6. 7. 6  操作SIO1的軟件說(shuō)明                  
     6. 7. 7  I2C自動(dòng)串口傳輸程序框架                  
     6. 8  本章回味與思考                  
 附錄A  ASCII碼表                  
 附錄B  十六進(jìn)制數(shù)變十進(jìn)制數(shù)轉(zhuǎn)換表                  
 附錄C  增強(qiáng)核80C51閃存系列仿真器及實(shí)驗(yàn)儀