可編程邏輯器件與VHDL語言

前言
第1章  緒論
  1.1  現(xiàn)代數(shù)字系統(tǒng)
    1.1.1  數(shù)字系統(tǒng)的概念
    1.1.2  數(shù)字系統(tǒng)的實(shí)現(xiàn)
    1.1.3  數(shù)字系統(tǒng)的設(shè)計(jì)工具
  1.2  EDA技術(shù)的發(fā)展
  1.3  現(xiàn)代數(shù)字系統(tǒng)的實(shí)現(xiàn)方法
  思考題
第2章  可編程邏輯器件
  2.1  要編程邏輯器件的發(fā)展歷程
  2.2  可編程邏輯器件的基本結(jié)構(gòu)與分類
  2.3  簡單可編程邏輯器件
    2.3.1  可編程邏輯陣列
    2.3.2  可編程邏輯和通用陣列邏輯
  2.4  復(fù)雜可編程邏輯器件
    2.4.1  CPLD的基本結(jié)構(gòu)
    2.4.2  MAX7000系列器件的主要特點(diǎn)及性能
    2.4.3  MAX7000器件結(jié)構(gòu)
    2.4.4  MAX7000器件的配置
    2.4.5  MAX7000器件的編程
  2.5  現(xiàn)場(chǎng)可編程門陣列FPGA
    2.5.1  FPGA的基本結(jié)構(gòu)
    2.5.2  XC4000系列器件的主要特點(diǎn)及性能
    2.5.3  XC4000的器件結(jié)構(gòu)
    2.5.4  可編程互連
    2.5.5  XC4000器件的編程
  2.6  選擇CPLD還是FPGA
  思考題
第3章  VHDL硬件描述語言
  3.1  VHDL概述
    3.1.1  VHDL簡介
    3.1.2  VHDL的基本結(jié)構(gòu)及其優(yōu)點(diǎn)
    3.1.3  VHDL術(shù)語
  3.2  VHDL程序結(jié)構(gòu)
    3.2.1  實(shí)體
    3.2.2  結(jié)構(gòu)體
    3.2.3  程序包、庫和配置
  3.3  VHDL的數(shù)據(jù)類型及運(yùn)算操作符
    3.3.1  VHDL的數(shù)據(jù)對(duì)象
    3.3.2  VHDL詞法規(guī)則與標(biāo)識(shí)符
    3.3.3  VHDL的數(shù)據(jù)類型
    3.3.4  VHDL的運(yùn)算操作符  
  3.4  VHDL的描述語句
    3.4.1  順序語句
    3.4.2  并行語句
    3.4.3  屬性語句
  3.5  基本電路的VHDL模型 
    3.5.1  組合邏輯電路的設(shè)計(jì)
    3.5.2  時(shí)序邏輯電路物設(shè)計(jì)
    3.5.3  存儲(chǔ)器
  3.6  有限狀態(tài)機(jī)
    3.6.1  有限狀態(tài)機(jī)的基本模型
    3.6.2  狀態(tài)機(jī)的建立過程
    3.6.3  狀態(tài)機(jī)的狀態(tài)編碼
    3.6.4  狀態(tài)機(jī)剩余狀態(tài)處理
  3.7  仿真與邏輯綜合
    3.7.1  仿真
    ……
第4章  MAX+plusⅡ設(shè)計(jì)系統(tǒng)
第5章  數(shù)字電路和系統(tǒng)實(shí)驗(yàn)
參考文獻(xiàn)
附錄A  EPM7096管腳封裝資料
附錄B  XC4005E/XL管腳封裝資料