計算機組成原理與系統(tǒng)結(jié)構(gòu)

第1章 概論
1.1 電子數(shù)字計算機與存儲程序控制
1.1.1 電子數(shù)字計算機
1.1.2 存儲程序概念
1.1.3 計算機的簡單框圖
1.2 計算機系統(tǒng)的硬件組成
1.2.1 計算機的主要部件
1.2.2 計算機的總線結(jié)構(gòu)（小、微型機典型結(jié)構(gòu)）
1.2.3 大、中型機的典型結(jié)構(gòu)
1.3 計算機系統(tǒng)
1.3.1 硬件與軟件的關系
1.3.2 計算機系統(tǒng)的多層次結(jié)構(gòu)
1.3.3 系列機的概念
1.4 計算機的工作過程與性能
1.4.1 計算機的工作過程
1.4.2 計算機主要性能指標
1.4.3 計算機系統(tǒng)的性能評價
1.5 計算機系統(tǒng)的分類
習題
第2章 計算機中數(shù)據(jù)信息的表示
2.1 帶符號數(shù)的表示
2.1.1 無符號數(shù)和帶符號數(shù)
2.1.2 原碼表示法
2.1.3 補碼表示法
2.1.4 反碼表示法
2.1.5 三種碼制的比較與轉(zhuǎn)換
2.2 數(shù)的定點表示與浮點表示
2.2.1 定點表示法
2.2.2 浮點運算法
2.2.3 移碼表示法
2.2.4 定點與浮點表示法的比較
2.2.5 實用浮點數(shù)舉例
2.3 字符數(shù)據(jù)的表示
2.3.1 字符編碼和字符串的存放
2.3.2 漢字的表示方法
2.4 十進制數(shù)串的表示
2.4.1 二-十進制編碼
2.4.2 十進制數(shù)串的存放
2.5 現(xiàn)代微機系統(tǒng)中的數(shù)據(jù)表示舉例
2.6 奇偶校驗碼
習題
第3章 指令系統(tǒng)
3.1 指令格式
3.1.1 指令的長度
3.1.2 地址碼結(jié)構(gòu)
3.1.3 指令的操作碼
3.2 尋址技術
3.2.1 編址方式
3.2.2 基本尋址方式
3.3 堆棧與堆棧操作
3.3.1 堆棧結(jié)構(gòu)
3.3.2 堆棧操作
3.4 指令類型
3.4.1 數(shù)據(jù)傳送類指令
3.4.2 運算類指令
3.4.3 程序控制類指令
3.4.4 輸入/輸出類指令
3.5 指令系統(tǒng)的優(yōu)化和發(fā)展
3.5.1 指令格式的優(yōu)化
3.5.2 從復雜指令系統(tǒng)到精簡指令系統(tǒng)
習題
第4章 運算方法和運算器
4.1 定點加減運算
4.1.1 補碼加減運算
4.1.2 補碼的溢出判斷與檢測方法
4.1.3 補碼定點加減運算的實現(xiàn)
4.2 定點乘除運算
4.2.1 補碼的移位運算
4.2.2 定點乘法運算
4.2.3 定點除法運算
4.3 規(guī)格化浮點運算
4.3.1 浮點加減運算
4.3.2 浮點乘除運算
4.4 基本算術運算的實現(xiàn)
4.4.1 加法器
4.4.2 進位的產(chǎn)生和傳遞
4.5 邏輯運算及其實現(xiàn)
4.6 運算器的基本組成與實例
4.6.1 運算器的基本組成
4.6.2 算術邏輯運算單元（ALU）舉例
4.6.3 浮點運算器舉例
習題
第5章 主存儲器與存儲體系
5.1 存儲器的基本概念
5.1.1 存儲器分類
5.1.2 主存儲器的主要技術指標
5.1.3 主存儲器的存儲單元和主存儲器的基本結(jié)構(gòu)
5.1.4 存儲系統(tǒng)層次結(jié)構(gòu)
5.2 半導體隨機存儲器和只讀存儲器
5.2.1 基本存儲電路
5.2.2 動態(tài)RAM的刷新
5.2.3 地址譯碼方式
5.3 存儲芯片與CPU的接口特性
5.3.1 RAM芯片與CPU的接口特性
5.3.2 ROM芯片與CPU的接口特性
5.3.3 內(nèi)存條
5.4 半導體存儲器的組成與控制
5.4.1 主存儲器容量的擴展
5.4.2 存儲芯片的地址分配和片選
5.4.3 主存儲器和CPU的連接
5.4.4 主存的奇偶校驗電路
5.4.5 數(shù)據(jù)通路匹配和存儲器接口
5.5 提高存儲器性能的技術
5.5.1 存儲器制造技術的發(fā)展
5.5.2 雙端口存儲器
5.5.3 并行主存儲器
5.5.4 高速緩沖存儲器
5.5.5 虛擬存儲器
習題
第6章 CPU組織
6.1 控制器的基本概念
6.1.1 控制器的組成
6.1.2 控制器的硬件實現(xiàn)方法
6.2 時序系統(tǒng)與控制方式
6.2.1 時序系統(tǒng)
6.2.2 控制方式
6.3 CPU的總體結(jié)構(gòu)
6.3.1 寄存器的設置
6.3.2 指令執(zhí)行的基本過程
6.3.3 指令的微操作序列
6.4 微程序控制原理
6.4.1 微程序控制的基本概念
6.4.2 微指令編碼法
6.4.3 微程序控制器的組成和工作過程
6.4.4 微程序入口地址的形成
6.4.5 后繼微地址的形成
6.4.6 微程序設計
6.4.7 微程序設計技術的應用
6.5 組合邏輯控制器設計
6.5.1 模型機的總體結(jié)構(gòu)
6.5.2 組合邏輯控制器設計步驟
6.5.3 模型機的組合邏輯控制器設計
6.6 微程序控制器設計
6.6.1 微程序控制器的設計步驟
6.6.2 模型機的微程序設計
6.7 典型CPU介紹
6.7.1 80386微處理器
6.7.2 Pentium微處理器簡介
習題
第7章 外部設備
7.1 外部設備概述
7.1.1 外部設備的分類
7.1.2 外部設備的地位和作用
7.2 磁記錄原理
7.2.1 磁表面存儲器的讀/寫
7.2.2 磁表面存儲器的技術指標
7.2.3 數(shù)字磁記錄方式
7.3 硬磁盤存儲器
7.3.1 硬盤存儲器的基本結(jié)構(gòu)與分類
7.3.2 硬盤驅(qū)動器
7.3.3 硬盤的信息分布和磁盤地址
7.3.4 硬盤存儲器參數(shù)指標
7.3.5 硬盤控制邏輯
7.4 軟磁盤存儲器
7.5 光盤存儲器
7.5.1 光盤存儲器的類型
7.5.2 光盤存儲器的組成及工作原理
7.5.3 光盤驅(qū)動器
7.6 鍵盤輸入設備
7.6.1 鍵開關和鍵盤布局
7.6.2 鍵盤的類型
7.6.3 非編碼鍵盤的工作原理
7.6.4 智能鍵盤
7.7 其他輸入設備
7.7.1 鼠標器
7.7.2 條碼掃描器
7.8 印字輸出設備
7.8.1 印字輸出設備分類
7.8.2 針式打印機
7.8.3 非擊打式印字技術
7.9 顯示設備
7.9.1 顯示器概述
7.9.2 CRT顯示器
7.9.3 屏幕顯承與視頻存儲器
7.9.4 字符顯示器工作原理
7.9.5 圖形顯示器工作原理
7.9.6 IBM PC系列機的顯示系統(tǒng)
7.10 漢字處理設備
7.10.1 漢字的編碼與輸入
7.10.2 漢字的存儲
7.10.3 漢字的輸出
7.10.4 漢字處理系統(tǒng)
習題
第8章 輸入輸出系統(tǒng)
8.1 主機與外設的連接
8.1.1 輸入/輸出接口
8.1.2 接口的功能和基本組成
8.1.3 外設的識別與端口尋址
8.1.4 輸入/輸出信息傳送控制方式
8.2 程序查詢方式及其接口
8.2.1 程序查詢方式
8.2.2 程序查詢方式接口
8.3 中斷系統(tǒng)
8.3.1 中斷的基本概念
8.3.2 中斷請求和中斷判代
8.3.3 中斷響應和中斷處理
8.3.4 多重中斷與中斷屏蔽
8.3.5 中斷全過程
8.3.6 程序中斷接口結(jié)構(gòu)
8.3.7 中斷往制器8259
8.4 DMA方式及其接口
8.4.1 DMA方式的基本概念
8.4.2 DMA接口
8.4.3 DMA傳送方法與傳送過程
8.4.4 DMA控制器8237的基本結(jié)構(gòu)
8.4.5 8237的工作方式
8.5 通道控制方式
8.5.1 通道的基本概念
8.5.2 通道的類型與結(jié)構(gòu)
8.5.3 通道程序
8.5.4 通道的工作過程
8.6 總線技術
8.6.1 總線通信控制
8.6.2 總線管理
8.6.3 總線類型和總線標準
習題
第9章 計算機系統(tǒng)結(jié)構(gòu)
9.1 計算機系統(tǒng)結(jié)構(gòu)的基本概念
9.1.1 計算機系統(tǒng)結(jié)構(gòu)
9.1.2 系統(tǒng)結(jié)構(gòu)中的并行性
9.2 流水線處理技術
9.2.1 重疊控制與先行控制
9.2.2 流水工作原理
9.2.3 超標量、超級流水線和超長指令字計算機
9.2.4 向量處理機與向量的流水處理
9.3 并行處理機
9.3.1 并行處理機的組成
9.3.2 并行處理機的互連網(wǎng)絡
9.3.3 陣列處理機
9.4 多處理機系統(tǒng)
9.4.1 多處理機的概念
9.4.2 多處理機的結(jié)構(gòu)與特點
9.4.3 多處理機的互連網(wǎng)絡
9.5 精簡指令系統(tǒng)計算機RISC
9.5.1 RISC的特點和優(yōu)勢
9.5.2 RISC技術中所采用的特殊方法
9.6 新型計算機系統(tǒng)結(jié)構(gòu)
9.6.1 計算機系統(tǒng)結(jié)構(gòu)的新發(fā)展
9.6.2 數(shù)據(jù)流計算機
9.6.3 面向西數(shù)程序設計語言的歸約機
9.6.4 人工智能計算機
習題
參考文獻