計(jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)

第1章 計(jì)算機(jī)系統(tǒng)概論
1.1 電子數(shù)字計(jì)算機(jī)
1.2 存儲程序工作原理
1.3 計(jì)算機(jī)系統(tǒng)的硬件組成
1.4 計(jì)算機(jī)系統(tǒng)組成的層次結(jié)構(gòu)
1.5 計(jì)算機(jī)的工作過程與性能評價(jià)
1.6 關(guān)于本書內(nèi)容組織的說明
小結(jié)
練習(xí)題
第2章 計(jì)算機(jī)中數(shù)據(jù)信息的表示
2.1 數(shù)據(jù)、信息和媒體
2.2 數(shù)字化信息編碼
2.3 數(shù)值數(shù)據(jù)的編碼表示
2.4 帶符號數(shù)的表示
2.5 數(shù)的定點(diǎn)表示與浮點(diǎn)表示
2.6 定點(diǎn)數(shù)與浮點(diǎn)數(shù)的計(jì)算
2.7 字符數(shù)據(jù)的表示
小結(jié)
練習(xí)題
第3章 指令系統(tǒng)
3.1 指令格式
3.2 尋址技術(shù)
3.3 堆棧和堆棧存取方式
3.4 指令格式的優(yōu)化設(shè)計(jì)
3.5 典型指令介紹
3.6 CISC與RISC
小結(jié)
練習(xí)題
第4章 主存儲器與存儲體系
4.1 存儲器的基本概念
4.2 半導(dǎo)體隨機(jī)存儲器和只讀存儲器
4.3 存儲器接口技術(shù)
4.4 主存儲器容量的擴(kuò)展
4.5 高速緩沖存儲器((3ache)
4.6 虛擬存儲器
小結(jié)
練習(xí)題
第5章 CPU組織
5.1 (3PIJ的組成和功能
5.2 組合邏輯控制器
5.3 指令執(zhí)行的基本過程
5.4 微程序控制原理
5.5 加法器
5.6 運(yùn)算器的基本組成與實(shí)例
5.7 典型CPU介紹
小結(jié)
練習(xí)題
第6章 輸入/輸出系統(tǒng)
6.1 主機(jī)和外設(shè)的連接
6.2 輸入偷出信息傳送控制方式
6.3 程序查詢方式及其接口
6.4 中斷系統(tǒng)
6.5 DMA方式及其接口
6.6 通道控制方式
6.7 總線技術(shù)
小結(jié)
練習(xí)題
第7章 標(biāo)量計(jì)算機(jī)
7.1 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)
7.2 流水線處理技術(shù)-
7.3 超標(biāo)量、超流水線和超標(biāo)量超流水線處理機(jī)
小結(jié)
練習(xí)題
第8章 向量處理機(jī)
8.1 向量處理的基本概念
8.2 向量處理機(jī)的結(jié)構(gòu)
8.3 提高向量處理機(jī)性能的方法
8.4 向量處理機(jī)的性能評價(jià)
8.5 向量處理機(jī)實(shí)例
小結(jié)
練習(xí)題
第9章 并行處理機(jī)和多處理機(jī)
9.1 并行處理機(jī)
9.2 多處理機(jī)系統(tǒng)
小結(jié)
練習(xí)題
第10章 實(shí)驗(yàn)
10.1 JYS一Ⅲ型計(jì)算機(jī)組成試驗(yàn)儀
10.2 實(shí)驗(yàn)一 寄存器與數(shù)據(jù)通路實(shí)驗(yàn)
10.3 實(shí)驗(yàn)二 運(yùn)算器的組成實(shí)驗(yàn)
10.4 實(shí)驗(yàn)三 半導(dǎo)體存儲器的組成實(shí)驗(yàn)
10.5 實(shí)驗(yàn)四 寄存器的控制實(shí)驗(yàn)
10.6 實(shí)驗(yàn)五 運(yùn)算器與存儲器組成實(shí)驗(yàn)
參考文獻(xiàn)