計(jì)算機(jī)組成與結(jié)構(gòu)（第2版）

第1章 概述
1.1 計(jì)算機(jī)的定義和特性
1.1.1 什么是計(jì)算機(jī)
1.1.2 計(jì)算機(jī)的特性
1.2 計(jì)算機(jī)的發(fā)展歷程
1.2.1 電子計(jì)算機(jī)的誕生
1.2.2 第一代計(jì)算機(jī)
1.2.3 第二代計(jì)算機(jī)
1.2.4 第三代計(jì)算機(jī)
1.2.5 第四代計(jì)算機(jī)
1.2.6 新一代計(jì)算機(jī)
1.2.7 我國計(jì)算機(jī)的發(fā)展
1.3 計(jì)算機(jī)的組成與結(jié)構(gòu)
1.3.1 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.3.2 計(jì)算機(jī)硬件
1.3.3 計(jì)算機(jī)軟件
1.4 計(jì)算機(jī)的分類與應(yīng)用
1.4.1 計(jì)算機(jī)的分類
1.4.2 計(jì)算機(jī)應(yīng)用
習(xí)題1
第2章 數(shù)據(jù)的表示
2.1 數(shù)據(jù)、信息和媒體
2.1.1 數(shù)據(jù)
2.1.2 信息
2.1.3 媒體
2.2 數(shù)字化信息編碼
2.3 數(shù)值數(shù)據(jù)的編碼表示
2.3.1 進(jìn)位計(jì)數(shù)制及其各進(jìn)位制數(shù)之間的轉(zhuǎn)換
2.3.2 定點(diǎn)與浮點(diǎn)表示
2.3.3 編碼系統(tǒng)
2.3.4 無符號數(shù)的表示
2.3.5 浮點(diǎn)數(shù)的編碼表示
2.3.6 十進(jìn)制數(shù)的二進(jìn)制編碼表示
2.4 非數(shù)值數(shù)據(jù)的編碼表示
2.4.1 邏輯數(shù)據(jù)
2.4.2 西文字符
2.4.3 漢字字符
2.4.4 多媒體信息
2.5 二進(jìn)制信息的計(jì)量單位
2.6 數(shù)據(jù)校驗(yàn)碼
2.6.1 奇偶校驗(yàn)碼
2.6.2 海明校驗(yàn)碼
2.6.3 循環(huán)冗余校驗(yàn)碼
習(xí)題2
第3章 運(yùn)算器與運(yùn)算方法
3.1 基本組成
3.2 算術(shù)與邏輯單元
3.2.1 半加器與全加器
3.2.2 串行進(jìn)位與并行進(jìn)位
3.2.3 ALU部件
3.3 定點(diǎn)加、減法運(yùn)算
3.3.1 補(bǔ)碼定點(diǎn)加、減法
3.3.2 原碼定點(diǎn)加、減法
3.4 定點(diǎn)乘法運(yùn)算
3.4.1 原碼一位乘法
3.4.2 原碼二位乘法
3.4.3 補(bǔ)碼一位乘法
3.4.4 補(bǔ)碼二位乘法
3.4.5 陣列乘法器
3.5 定點(diǎn)除法運(yùn)算
3.5.1 原碼除法運(yùn)算
3.5.2 補(bǔ)碼除法運(yùn)算
3.5.3 陣列除法器
3.6 浮點(diǎn)運(yùn)算
3.6.1 浮點(diǎn)加、減法運(yùn)算
3.6.2 浮點(diǎn)乘、除法運(yùn)算
3.7 十進(jìn)制數(shù)的加、減法運(yùn)算
習(xí)題3
第4章 存儲(chǔ)系統(tǒng)
4.1 存儲(chǔ)器概述
4.1.1 存儲(chǔ)器的主要性能指標(biāo)
4.1.2 存儲(chǔ)器分類
4.1.3 存儲(chǔ)器結(jié)構(gòu)
4.2 半導(dǎo)體讀寫存儲(chǔ)器
4.2.1 基本存儲(chǔ)單元
4.2.2 半導(dǎo)體RAM芯片
4.3 半導(dǎo)體只讀存儲(chǔ)器
4.3.1 掩模只讀存儲(chǔ)器（Masked ROM）
4.3.2 可編程ROM（PROM）
4.3.3 可擦除和編程的ROM（EPROM）
4.3.4 電擦除電改寫只讀存儲(chǔ)器（EEPROM）
4.4 高速緩沖存儲(chǔ)器
4.4.1 工作原理
4.4.2 映射方式
4.4.3 替換算法
4.4.4 “Cache—主存”內(nèi)容的一致性問題
4.4.5 Cache 結(jié)構(gòu)舉例
4.5 虛擬存儲(chǔ)器
4.5.1 虛擬存儲(chǔ)器的功能
4.5.2 虛擬存儲(chǔ)器的基本管理方法
4.6 輔助存儲(chǔ)器
4.6.1 磁表面存儲(chǔ)器
4.6.2 光盤存儲(chǔ)器
習(xí)題4
第5章 指令系統(tǒng)
5.1 指令格式
5.1.1 指令的格式
5.1.2 指令長度
5.2 尋址方式
5.3 指令類型
5.4 堆棧和堆棧存取方式
5. 5 指令系統(tǒng)舉例
5.5.1 IBM 370系列機(jī)指令格式
5.5.2 PDP-11指令格式
5.5.3 Pentium指令系統(tǒng)
5.5.4 PowerPC指令系統(tǒng)
5.6 CISC與RISC指令
5.7 MMX技術(shù)
習(xí)題5
第6章 中央處理機(jī)組織
6.1 CPU的結(jié)構(gòu)與功能
6.1.1 CPU的組成與操作
6.1.2 CPU時(shí)序控制方式
6.1.3 CPU控制流程
6.1.4 控制器的組成
6.1.5 一條完整指令的執(zhí)行
6.1.6 CPU性能設(shè)計(jì)
6.1.7 典型CPU舉例
6.2 組合邏輯控制與PLA控制
6.2.1 組合邏輯控制
6.2.2 PLA控制
6.3 微程序控制
6.3.1 Wilkes微程序控制
6.3.2 基本概念
6.3.3 微指令的格式與編碼
6.3.4 微指令地址的生成
6.3.5 微程序設(shè)計(jì)舉例
6.3.6 微程序應(yīng)用
6.4 微處理器的若干新技術(shù)
習(xí)題6
第7章 總線及總線互連結(jié)構(gòu)
7.1 總線的基本概念
7.1.1 總線的特性和分類
7.1.2 系統(tǒng)總線的組成
7.1.3 總線的數(shù)據(jù)傳輸方式
7.2 總線設(shè)計(jì)的要素
7.2.1 信號線類型
7.2.2 總線裁決
7.2.3 定時(shí)方式
7.2.4 總線事務(wù)類型
7.2.5 總線帶寬
7.3 總線接口單元
7.4 總線標(biāo)準(zhǔn)
7.4.1 ISA總線
7.4.2 EISA總線
7.4.3 VL總線（VESA總線）
7.4.4 PCI總線
7.4.5 SCSI總線
7.4.6 EIA-232-D總線
7.4.7 USB通用串行總線
7.4.8 IEEE 1394總線
7.5 多總線分級結(jié)構(gòu)
7.5.1 單總線結(jié)構(gòu)
7.5.2 雙總線結(jié)構(gòu)
7.5.3 三總線結(jié)構(gòu)
7.5.4 多總線分級結(jié)構(gòu)舉例
習(xí)題7
第8章 輸入/輸出設(shè)備
8.1 輸入/輸出設(shè)備的分類與特點(diǎn)
8.1.1 分類
8.1.2 特點(diǎn)
8.2 輸入設(shè)備
8.2.1 鍵盤
8.2.2 鼠標(biāo)器
8.3 打印機(jī)
8.3.1 打印機(jī)的種類
8.3.2 點(diǎn)陣打印機(jī)
8.3.3 激光打印機(jī)
8.4 顯示器
8.4.1 監(jiān)視器
8.4.2 光柵掃描顯示器工作原理
8.4.3 IBM PC圖形顯示器
習(xí)題8
第9章 輸入/輸出組織
9.1 I/O接口
9.1.1 I/O接口的功能
9.1.2 I/O接口的結(jié)構(gòu)
9.1.3 I/O接口的分類
9.2 I/O設(shè)備的尋址
9.2.1 操作系統(tǒng)在I/O中的作用
9.2.2 I/O端口的編址
9.3 I/O數(shù)據(jù)傳送控制方式
9.3.1 I/O控制方式類型
9.3.2 程序直接控制方式
9.4 程序中斷方式
9.4.1 中斷的概念
9.4.2 中斷的分類
9.4.3 中斷系統(tǒng)的基本職能和結(jié)構(gòu)
9.4.4 中斷過程
9.5 直接存儲(chǔ)器存?。―MA）方式
9.5.1 3種DMA方式
9.5.2 DMA接口的結(jié)構(gòu)和功能
9.5.3 DMA操作步驟
9.5.4 DMA與存儲(chǔ)器系統(tǒng)
9.6 通道和I/O處理器方式
9.6.1 通道的基本概念
9.6.2 通道的種類
9.6.3 通道程序
9.6.4 輸入/輸出處理機(jī)
9.7 外部接口
9.7.1 串行接口
9.7.2 并行接口
習(xí)題9
第10章 計(jì)算機(jī)硬件技術(shù)的發(fā)展
10.1 并行處理
10.1.1 發(fā)展歷程、分類與應(yīng)用
10.1.2 陣列機(jī)
10.1.3 多處理機(jī)系統(tǒng)
10.1.4 分布式系統(tǒng)
10.2 新一代計(jì)算機(jī)
10.2.1 生物計(jì)算機(jī)
10.2.2 超導(dǎo)計(jì)算機(jī)
10.2.3 量子計(jì)算機(jī)
10.2.4 納米計(jì)算機(jī)
10.2.5 光計(jì)算機(jī)
習(xí)題10
參考文獻(xiàn)