高級(jí)驗(yàn)證方法學(xué)

定　價(jià)：￥38.00

作　者：	（美）格拉瑟（Glasser，M.）等著，王欣等譯
出版社：	電子科技大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	集成電路

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787811143706	出版時(shí)間：	2007-08-01	包裝：	平裝
開(kāi)本：		頁(yè)數(shù)：	294	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　AVM是一個(gè)基于System Verilog和SystemC編程環(huán)境。它是為了開(kāi)發(fā)復(fù)雜驗(yàn)證平臺(tái)而設(shè)計(jì)的。就如學(xué)習(xí)C語(yǔ)言一樣（或者System Verilog或者SystemC），它會(huì)需要一段時(shí)間去學(xué)習(xí)AVM，從而知道如何更有效地去應(yīng)用所有的概念。這本書(shū)的目的就是給你一個(gè)信心。如果這本書(shū)的作者把工作做得相當(dāng)好，那么當(dāng)你閱讀這本書(shū)并且按里面的例子進(jìn)行練習(xí)，肯定會(huì)有驚喜的體驗(yàn)。這個(gè)比喻性的概念在你的思想形成之后，你就會(huì)掌握AVM中所有的結(jié)構(gòu)并且知道如何應(yīng)用。作者簡(jiǎn)介：Mark Glasser是Mentor Graphics的驗(yàn)證技術(shù)專(zhuān)家，他開(kāi)發(fā)并撰寫(xiě)了驗(yàn)證方法學(xué)。在加入Mentor Graphics之前，Mark是CadenceSystemC團(tuán)隊(duì)的技術(shù)總監(jiān)。同時(shí)，Mark是有關(guān)事務(wù)記錄技術(shù)的兩項(xiàng)專(zhuān)利的作者之一，他還是OSCI總監(jiān)董事會(huì)成員和SPRIRIT驗(yàn)證工作組成員。 Mark畢業(yè)于美國(guó)加州大學(xué)計(jì)算機(jī)科學(xué)系，擁有學(xué)士學(xué)位。

作者簡(jiǎn)介

　　Mark Glasser是Mentor Graphics的驗(yàn)證技術(shù)專(zhuān)家，他開(kāi)發(fā)并撰寫(xiě)了驗(yàn)證方法學(xué)。在加入Mentor Graphics之前，Mark是CadenceSystemC團(tuán)隊(duì)的技術(shù)總監(jiān)。同時(shí)，Mark是有關(guān)事務(wù)記錄技術(shù)的兩項(xiàng)專(zhuān)利的作者之一，他還是OSCI總監(jiān)董事會(huì)成員和SPRIRIT驗(yàn)證工作組成員。 Mark畢業(yè)于美國(guó)加州大學(xué)計(jì)算機(jī)科學(xué)系，擁有學(xué)士學(xué)位。

圖書(shū)目錄

緒論
第1章驗(yàn)證原理
1.1 驗(yàn)證基礎(chǔ)
1.2 第一個(gè)驗(yàn)證平臺(tái)
1.3 第二個(gè)驗(yàn)證平臺(tái)
1.4 總結(jié)
第2章 AVM綜述
2.1 重用
2.2 驗(yàn)證組件和接口
2.3 層次化結(jié)構(gòu)的驗(yàn)證平臺(tái)
2.4 兩個(gè)域
2.5 基于SystemVerilog AVM概述
2.6 總結(jié)
第3章面向?qū)ο蟪绦蛟O(shè)計(jì)的基本原理
3.1 面向過(guò)程vs.面向?qū)ο?br /> 3.2 類(lèi)和對(duì)象
3.3 對(duì)象間關(guān)系
3.4 虛函數(shù)和多態(tài)
3.5 通用程序設(shè)計(jì)
3.6 作為組件的對(duì)象
3.7 OOP和驗(yàn)證
第4章 TLM介紹
4.1 抽象(Abstraction)
4.2 事務(wù)的定義(Definilion of a Transaction)
4.3 組件間的通信(Communicating ComF)onents)
4.4 使用通道(channel)來(lái)隔離組件
4.5 事務(wù)級(jí)連接(Forming a Transation—Level Connection)
4.6 小結(jié)
第5章 Sustem Vererilog中的AVM機(jī)制
5.1 接口
5.2 連接組件
5.3 創(chuàng)建環(huán)境
5.4 連接硬件
5.5 報(bào)告
5.6 總結(jié)
第6章驗(yàn)證平臺(tái)基礎(chǔ)
6.1 一個(gè)簡(jiǎn)單的存儲(chǔ)器設(shè)計(jì)
6.2 激勵(lì)產(chǎn)生器
6.3 監(jiān)視器
6.4 三類(lèi)狀態(tài)機(jī)
6.5 驅(qū)動(dòng)器
6.6 總結(jié)
第7章完整的驗(yàn)證平臺(tái)
7.1 分析端口和分析組件
7.2 記分板
7.3 覆蓋率
7.4 注入錯(cuò)誤
7.5 總結(jié)
第8章逐步優(yōu)化
8.1 事務(wù)級(jí)設(shè)計(jì)
8.2 RiiL替換
8.3 FPU作為黃金模型
8.4 小結(jié)
第9章驗(yàn)證平臺(tái)中的模塊
9.1 非流水型總線(xiàn)實(shí)例
9.2 基于模塊的斷言監(jiān)視器
9.3 總線(xiàn)功能模型(BFM)
9.4 總結(jié)
第10章隨機(jī)驗(yàn)證
10.1 CRV方法概述
10.2 對(duì)類(lèi)加入隨機(jī)
10.3 用繼承來(lái)實(shí)現(xiàn)層次約束
10.4 動(dòng)態(tài)修改約束
10.5 過(guò)度約束
10.6 設(shè)定成員
10.7 動(dòng)態(tài)數(shù)組
10.8 每個(gè)設(shè)計(jì)／每個(gè)測(cè)試配置
10.9 約束設(shè)計(jì)
10.10 類(lèi)工廠(chǎng)
10.11 狀態(tài)決定約束實(shí)例
10.12 AVM隨機(jī)激勵(lì)生成器
第11章 AVM與System Verilog和SustemC
11.1 對(duì)象模型
11.2 對(duì)象的支持
11.3 封裝行為
11.4 隨機(jī)化
11.5 實(shí)例化與細(xì)節(jié)構(gòu)建
11.6 事務(wù)級(jí)連接
11.7 執(zhí)行階段
11.8 創(chuàng)建完整的驗(yàn)證平臺(tái)架構(gòu)
11.9 選擇SystemVerilog或systemc
附錄A 符號(hào)說(shuō)明
附錄B 命名約定
附錄C AVM百科全書(shū)
附錄D Apache許可證
參考書(shū)目