數(shù)字設(shè)計：原理與實踐（第4版）

定　價：￥75.00

作　者：	（美）韋克利
出版社：	高等教育出版社
叢編項：	影印版國外優(yōu)秀信息科學與技術(shù)系列教材
標　簽：	基本電子電路

購買這本書可以去

ISBN：	9787040213799	出版時間：	2007-04-01	包裝：	平裝
開本：	16開	頁數(shù)：	895	字數(shù)：

內(nèi)容簡介

　　《數(shù)字設(shè)計：原理與實踐（第4版）（影印版）》使讀者能夠同時學習高層設(shè)計（HDL）和低層設(shè)計（電子電路）的基本知識，并通曉大量的中間設(shè)計，如門、觸發(fā)器和其他一些層次較高的數(shù)字設(shè)計模塊。本書適用于所有那些想設(shè)計和實現(xiàn)真實數(shù)字電路的人。本套教學用書的特點：權(quán)威性——教育部高等教育司推薦、教育部高等信息科學與技術(shù)引進教材專家組遴選。系統(tǒng)性——覆蓋計算機專業(yè)主干課程和非計算機專業(yè)計算機基礎(chǔ)課程。先進性——著名計算機專家近兩年最新著作，內(nèi)容體系先進。經(jīng)濟性——價格與國內(nèi)自編教材相當，是國內(nèi)引進教材價格最低的。這本暢銷書以其嚴謹?shù)膶W術(shù)態(tài)度和實際經(jīng)驗講述了板級和VLSl系統(tǒng)中的數(shù)字設(shè)計基本原理和實際需求。以JohnWakerly在大學和工業(yè)界三十多年的經(jīng)驗，他直接指導了數(shù)千名電子工程的學生，通過他的著作間接指導了數(shù)以萬計的學生，并設(shè)計或管理了帶來十億美元以上收益的數(shù)字系統(tǒng)設(shè)計。第四版覆蓋了所有通用的硬件描述語言（HDL），包括VHDL和Verilog。硬件描述語言幾乎涵蓋了所有的章節(jié)，但是都是以獨立的節(jié)或小節(jié)的形式出現(xiàn)的。這使得學生和指導教師可以選擇不學習或者學習一種、多種或全部硬件描述語言。此外，新版本包含了大量新的習題，以及對基于硬件描述語言的設(shè)計的早介紹。

作者簡介

　　John F.Wakerly，于美國斯坦福大學獲得電子工程博士學位。他是思科公司廣域網(wǎng)業(yè)務部主管工程項目的副總裁，且擔任斯坦福大學的兼職教授。著有關(guān)于數(shù)字設(shè)計、微型計算機體系結(jié)構(gòu)、計算機可靠性等方面的50余部著作，并在網(wǎng)絡領(lǐng)域擁有13項專利。

圖書目錄

前言
1 引論
1.1 關(guān)于數(shù)字設(shè)計
1.2 模擬與數(shù)字
1.3 數(shù)字器件
1.4 數(shù)字設(shè)計中的電子方面
1.5 數(shù)字設(shè)計中的軟件方面
1.6 集成電路
1.7 可編程邏輯器件
1.8 專用集成電路
1.9 印刷電路板
1.10 數(shù)字設(shè)計層次
1.11 以游戲之名
1.12 進一步探討
練習題
2 數(shù)字系統(tǒng)和編碼
2.1 進位計數(shù)制
2.2 八進制數(shù)和十六進制數(shù)
2.3 常見的進位計數(shù)制轉(zhuǎn)換
2.4 非十進制數(shù)的加法和減法
2.5 負數(shù)的表示法
2.5.1 符號數(shù)值表示法
2.5.2 補碼系統(tǒng)
2.5.3 基數(shù)補碼表示法
2.5.4 二進制補碼表示法
2.5.5 減1基補碼表示法
2.5.6 反碼表示法
2.5.7 余碼表示法
2.6 二進制補碼的加法和減法
2.6.1 加法法則
2.6.2 圖形表示
2.6.3 溢出
2.6.4 減法法則
2.6.5 二進制補碼和無符號二進制數(shù)
2.7 反碼的加法和減法
2.8 二進制乘法
2.9 二進制除法
2.10 十進制數(shù)的二進制編碼
2.11 格雷碼
2.12 字符編碼
2.13 行為、條件和狀態(tài)的編碼
2.14 n立方和距離
2.15 檢錯碼和糾錯碼
2.15.1 檢錯碼
2.15.2 糾錯碼和多重檢錯碼
2.15.3 漢明碼
2.15.4 CRC碼
2.15.5 二維碼
2.15.6 校驗和碼
2.15.7 n中取m碼
2.16用于串行數(shù)據(jù)傳輸和存儲的編碼
2.16.1 并行和串行數(shù)據(jù)
2.16.2 串行線路編碼
參考文獻
練習題
習題
3 數(shù)字電路
3.1 邏輯信號和門
3.2 邏輯系列
3.3 CMOS邏輯
3.3.1 CMOS邏輯電平
3.3.2 MOS晶體管
3.3.3 基本CMOS反相器電路
3.3.4.CMOS與非門和或非門
3.3.5 扇入
3.3.6 非反相門
3.3.7 CMOS與或非門和或與非門
3.4 CMOS電路的電氣特性
3.4.1 概述
3.4.2 數(shù)據(jù)手冊和規(guī)格
3.5 CMOS的靜態(tài)電氣特性
3.5.1 邏輯電平和噪聲容限
3.5.2 帶有電阻負載時的電路特性
3.5.3 非理想輸入時的電路特性
3.5.4 扇出
3.5.5 負載效應
3.5.6 無用輸入
3.5.7 CMOS器件的失效
3.6 CMOS的動態(tài)電氣特性
3.6.1 轉(zhuǎn)換時間
3.6.2 傳輸延遲
3.6.3 功耗
3.6.4 電流尖峰和去耦電容
3.6.5 感應效應
3.6.6 同步轉(zhuǎn)換和接地反彈
3.7 其他CMOS輸入輸出結(jié)構(gòu)
3.7.1 傳輸門
3.7.2 施密特觸發(fā)輸入
3.7.3 三態(tài)輸出
3.7.4 漏極開路輸出
3.7.5 驅(qū)動LED
3.7.6 多源總線
3.7.7 線連邏輯
3.7.8 上拉電阻
3.8 CMOS邏輯系列
3.8.1 HC和：HCT
3.8.2 AHC和.AHCT
3.8.3 HC、HCT、AHC和AHCT的電氣特性
3.8.4 AC和ACT
3.8.5 FCT和FCT_T
3.8.6 FCT_T的電氣特性
3.9 低壓CMOS邏輯和接口
3.9.1 3.3 VLTVTL和LVCMOS邏輯
3.9.2 5v容許輸入
3.9.3 5v容許輸出
3.9.4 TTL／IVTL接口小結(jié)
3.9.5 低于3.3 V的邏輯電平
3.10 雙極邏輯
3.10.1 二極管邏輯
3.10.2 雙極晶體管
3.10.3 晶體管一晶體管邏輯
3.10.4 1TTL邏輯電平和噪聲容限
3.10.5 TTL扇出
3.10.6 TTL邏輯系列
3.10.7 一個TTL數(shù)據(jù)手冊
3.10.8 CMOS／TTL接口
3.10.9 發(fā)射極耦合邏輯
參考文獻
練習題
習題
4 組合邏輯的設(shè)計原理
4.1 開關(guān)代數(shù)
4.1.1 公理
4.1.2 單變量定理
4.1.3 二變量定理和三變量定理
4.1.4 n變量定理
4.1.5 對偶性
4.1.6 邏輯函數(shù)的標準表示
4.2 組合電路分析
4.3 組合電路綜合
4.3.1 電路描述和設(shè)計
……
5 硬件描述語言
6 組合邏輯的設(shè)計實踐
7 時序邏輯設(shè)計原理
8 時序邏輯設(shè)計實踐
9 存儲器、CPID和FPGA