基于XILINX FPGA片上嵌入式系統(tǒng)的用戶(hù)IP開(kāi)發(fā)

第1章 基于XILINX FPGA嵌入式系統(tǒng)片上系統(tǒng)開(kāi)發(fā)概述
1.1 XILINX簡(jiǎn)介
1.2 基于XILINX FPGA片上嵌入式系統(tǒng)簡(jiǎn)介
1.3 XILINX FPGA片內(nèi)資源簡(jiǎn)介
1.3.1 CLB
1.3.2 BRAM
思考題
第2章 MicroBlaze的構(gòu)架及接口
2.1 MicroBlaze處理器
2.2 MicroBlaze的結(jié)構(gòu)、機(jī)制和特性
2.2.1 MicroBlaze系統(tǒng)及內(nèi)部結(jié)構(gòu)
2.2.2 MicroBlaze的數(shù)據(jù)存儲(chǔ)結(jié)構(gòu)和指令
2.2.3 MicroBlaze的流水線(xiàn)結(jié)構(gòu)
2.2.4 MicroBlaze的中斷機(jī)制
2.2.5 MicroBlaze的緩存機(jī)制和MMU
2.2.6 MicroBlaze的高級(jí)特性介紹
2.3 MicroBlaze的總線(xiàn)接口
思考題
第3章 MPMC的構(gòu)架、接口及使用
3.1 MPMC簡(jiǎn)介
3.1.1 軟件直接內(nèi)存存儲(chǔ)支持（SDMA）
3.1.2 MPMC的內(nèi)部結(jié)構(gòu)
3.1-3 MPMC接口
3.2 MPMC的使用
思考題
第4章 嵌入式開(kāi)發(fā)套件（EDK）概述及使用流程
4.1 用BSB建立一個(gè)EDK設(shè)計(jì)
4.1.1 在XPS開(kāi)發(fā)環(huán)境下創(chuàng)建工程
4.1.2 使用Platform Studi0調(diào)整設(shè)計(jì)
4.2 使用XMD對(duì)EDK設(shè)計(jì)進(jìn)行調(diào)試
4.3 加入一個(gè)用戶(hù)IP
4.3.1 生成一個(gè)用戶(hù)IP
4.3.2 用戶(hù)IP樣本目錄
4.3.3 修改用戶(hù)IP實(shí)現(xiàn)功能
4.4 用Chipscope對(duì)用戶(hù)IP進(jìn)行調(diào)試
思考題
第5章 基于PLB總線(xiàn)接口的用戶(hù)lP的開(kāi)發(fā)
5.1 PLB總線(xiàn)和IPIF簡(jiǎn)介
5.1.1 PLB簡(jiǎn)介
5.1.2 IPIF簡(jiǎn)介
5.2 用向?qū)Ы⒁粋€(gè)用戶(hù)IP
5.3 在用戶(hù)IP中添加功能代碼實(shí)現(xiàn)PWM功能
5.4 硬件上的驗(yàn)證
思考題
第6章 基于FSL總線(xiàn)接口的用戶(hù)IP的開(kāi)發(fā)
6.1 FSL總線(xiàn)簡(jiǎn)介
6.2 用向?qū)Ы⒁粋€(gè)FSL設(shè)計(jì)的模版
6.3 在用戶(hù)IP中添加功能代碼實(shí)現(xiàn)UART功能
6.4 硬件驗(yàn)證
6.4.1 通過(guò)超級(jí)終端驗(yàn)證
6.4.2 通過(guò)Chipscope驗(yàn)證
思考題
第7章 基于MPMC NPl接口的用戶(hù)IP的開(kāi)發(fā)
7.1 NH簡(jiǎn)介
7.2 NP]接口開(kāi)發(fā)例程一
7.2.1 用戶(hù)IP設(shè)計(jì)
7.2.2 硬件驗(yàn)證
7.3 NPl接口開(kāi)發(fā)例程二
7.3.1 用戶(hù)IP設(shè)計(jì)
7.3.2 在EDK中打開(kāi)并編輯用戶(hù)IP
思考題