VHDL開發(fā)精解與實例剖析

第1章 概述
1.1　可編程邏輯器件
　1.1.1　可編程邏輯器件概述
　 1.1.2　可編程邏輯器件發(fā)展歷史
　 1.1.3　可編程邏輯器件分類
1.2　EDA技術與硬件描述語言
　 1.2.1 EDA技術簡介
　 1.2.2　硬件描述語言簡介
1.3　VHDL語言簡介
　 1.3.1　VHDL語言概述
　 1.3.2　使用VHDL的優(yōu)勢
　 1.3.3　VHDL語言程序開發(fā)流程
　 1.3.4　給初學者的建議
1.4　本章總結
第2章　VHDL語言程序結構
2.1　VHDL程序結構概述
2.2　VHDL程序基本組成
　 2.2.1 實體聲明
　 2.2.2　結構體
　 2.2.3　庫和程序包調(diào)用
2.3　本章總結
第3章　VHDL語言基本要素
3.1　詞法單元
　 3.1.1 關鍵字
　 3.1.2　標志符
　 3.1.3　數(shù)字
　 3.1.4　字符和字符串
　 3.1.5　位串
　 3.1.6　注釋
3.2　數(shù)據(jù)對象
　 3.2.1 信號
　 3.2.2　變量
　 3.2.3　常量
　 3.2.4　文件
　 3.2.5　數(shù)據(jù)對象小結
3.3　數(shù)據(jù)類型
　 3.3.1　VHDL預定義數(shù)據(jù)類型
　 3.3.2　用戶自定義數(shù)據(jù)類型
　 3.3.3　數(shù)據(jù)類型轉(zhuǎn)換
　 3.3.4　數(shù)據(jù)類型小結
3.4　運算操作符
　 3.4.1　賦值運算符
　 3.4.2　邏輯運算符
　 3.4.3　算術運算符
　 3.4.4　關系運算符
　 3.4.5　移位運算符
　 3.4.6　并置運算符
　 3.4.7　運算操作符的優(yōu)先級
3.5 屬性
　 3.5.1　數(shù)組的屬性
　 3.5.2　信號的屬性
3.6　本章總結
第4章　VHDL語言描述語句
4.1　VHDL語句概述
4.2　基本的VHDL并行語句
　 4.2.1 并行信號賦值語句
　 4.2.2　進程
　 4.2.3　元件例化語句
　 4.2.4　生成語句
　 4.2.5　塊語句
　 4.2.6　子程序和子程序調(diào)用
4.3　基本的VHDL順序語句
　 4.3.1　順序賦值語句
　 4.3.2 IF語句
　 4.3.3 CASE語句
　 4.3.4 LOOP語句
　 4.3.5 NULL語句
　 4.3.6 WAIT語句
4.4　本章總結
第5章　有限狀態(tài)機的VHDL設計
5.1　有限狀態(tài)機概述
　 5.1.1　有限狀態(tài)機的概念和分類
　 5.1.2　有限狀態(tài)機的狀態(tài)轉(zhuǎn)移圖
　 5.1.3　有限狀態(tài)機設計流程
5.2　有限狀態(tài)機設計重點解析
　 5.2.1　狀態(tài)編碼方式
　 5.2.2　狀態(tài)機的容錯處理
　 5.2.3　有限狀態(tài)機的性能指標
　 5.2.4　有限狀態(tài)機設計思想
5.3　有限狀態(tài)機的VHDL描述
　 5.3.1 “三進程”描述
　 5.3.2 “雙進程”描述
　　……
第6章　VHDL程序設計難點解析
第7章　VHDL高級層次化設計
第8章　VHDL程序的綜合
第9章　面向仿真的VHDL程序設計
第10章　xilinx Spartan 3E簡介
第11章　Xilinx ISE Design Suite 10.1使用指南
第12章　基本功能模塊的VHDL實現(xiàn)
第13章　DES算法的VHDL實現(xiàn)
參考文獻