VHDL開(kāi)發(fā)精解與實(shí)例剖析

第1章 概述
1.1　可編程邏輯器件
　1.1.1　可編程邏輯器件概述
　 1.1.2　可編程邏輯器件發(fā)展歷史
　 1.1.3　可編程邏輯器件分類
1.2　EDA技術(shù)與硬件描述語(yǔ)言
　 1.2.1 EDA技術(shù)簡(jiǎn)介
　 1.2.2　硬件描述語(yǔ)言簡(jiǎn)介
1.3　VHDL語(yǔ)言簡(jiǎn)介
　 1.3.1　VHDL語(yǔ)言概述
　 1.3.2　使用VHDL的優(yōu)勢(shì)
　 1.3.3　VHDL語(yǔ)言程序開(kāi)發(fā)流程
　 1.3.4　給初學(xué)者的建議
1.4　本章總結(jié)
第2章　VHDL語(yǔ)言程序結(jié)構(gòu)
2.1　VHDL程序結(jié)構(gòu)概述
2.2　VHDL程序基本組成
　 2.2.1 實(shí)體聲明
　 2.2.2　結(jié)構(gòu)體
　 2.2.3　庫(kù)和程序包調(diào)用
2.3　本章總結(jié)
第3章　VHDL語(yǔ)言基本要素
3.1　詞法單元
　 3.1.1 關(guān)鍵字
　 3.1.2　標(biāo)志符
　 3.1.3　數(shù)字
　 3.1.4　字符和字符串
　 3.1.5　位串
　 3.1.6　注釋
3.2　數(shù)據(jù)對(duì)象
　 3.2.1 信號(hào)
　 3.2.2　變量
　 3.2.3　常量
　 3.2.4　文件
　 3.2.5　數(shù)據(jù)對(duì)象小結(jié)
3.3　數(shù)據(jù)類型
　 3.3.1　VHDL預(yù)定義數(shù)據(jù)類型
　 3.3.2　用戶自定義數(shù)據(jù)類型
　 3.3.3　數(shù)據(jù)類型轉(zhuǎn)換
　 3.3.4　數(shù)據(jù)類型小結(jié)
3.4　運(yùn)算操作符
　 3.4.1　賦值運(yùn)算符
　 3.4.2　邏輯運(yùn)算符
　 3.4.3　算術(shù)運(yùn)算符
　 3.4.4　關(guān)系運(yùn)算符
　 3.4.5　移位運(yùn)算符
　 3.4.6　并置運(yùn)算符
　 3.4.7　運(yùn)算操作符的優(yōu)先級(jí)
3.5 屬性
　 3.5.1　數(shù)組的屬性
　 3.5.2　信號(hào)的屬性
3.6　本章總結(jié)
第4章　VHDL語(yǔ)言描述語(yǔ)句
4.1　VHDL語(yǔ)句概述
4.2　基本的VHDL并行語(yǔ)句
　 4.2.1 并行信號(hào)賦值語(yǔ)句
　 4.2.2　進(jìn)程
　 4.2.3　元件例化語(yǔ)句
　 4.2.4　生成語(yǔ)句
　 4.2.5　塊語(yǔ)句
　 4.2.6　子程序和子程序調(diào)用
4.3　基本的VHDL順序語(yǔ)句
　 4.3.1　順序賦值語(yǔ)句
　 4.3.2 IF語(yǔ)句
　 4.3.3 CASE語(yǔ)句
　 4.3.4 LOOP語(yǔ)句
　 4.3.5 NULL語(yǔ)句
　 4.3.6 WAIT語(yǔ)句
4.4　本章總結(jié)
第5章　有限狀態(tài)機(jī)的VHDL設(shè)計(jì)
5.1　有限狀態(tài)機(jī)概述
　 5.1.1　有限狀態(tài)機(jī)的概念和分類
　 5.1.2　有限狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移圖
　 5.1.3　有限狀態(tài)機(jī)設(shè)計(jì)流程
5.2　有限狀態(tài)機(jī)設(shè)計(jì)重點(diǎn)解析
　 5.2.1　狀態(tài)編碼方式
　 5.2.2　狀態(tài)機(jī)的容錯(cuò)處理
　 5.2.3　有限狀態(tài)機(jī)的性能指標(biāo)
　 5.2.4　有限狀態(tài)機(jī)設(shè)計(jì)思想
5.3　有限狀態(tài)機(jī)的VHDL描述
　 5.3.1 “三進(jìn)程”描述
　 5.3.2 “雙進(jìn)程”描述
　　……
第6章　VHDL程序設(shè)計(jì)難點(diǎn)解析
第7章　VHDL高級(jí)層次化設(shè)計(jì)
第8章　VHDL程序的綜合
第9章　面向仿真的VHDL程序設(shè)計(jì)
第10章　xilinx Spartan 3E簡(jiǎn)介
第11章　Xilinx ISE Design Suite 10.1使用指南
第12章　基本功能模塊的VHDL實(shí)現(xiàn)
第13章　DES算法的VHDL實(shí)現(xiàn)
參考文獻(xiàn)