計算機電路基礎(chǔ)（下）

第1章 數(shù)字電子技術(shù)基礎(chǔ)
1.1 數(shù)字電路概述
1.1.1 數(shù)字信號與數(shù)字電路
1.1.2 脈沖信號及其參數(shù)
1.1.3 數(shù)字電路的學(xué)習(xí)方法
1.2 數(shù)制
1.2.1 十進制數(shù)
1.2.2 ——進制數(shù)
1.2.3 八進制數(shù)
1.2.4 十六進制數(shù)
1.3 不同數(shù)制間的轉(zhuǎn)換
1.3.1 非十進制數(shù)轉(zhuǎn)換為十進制數(shù)的方法
1.3.2 十進制數(shù)轉(zhuǎn)換為其他進制數(shù)的方法
1.3.3 二進制數(shù)與八進制數(shù)的轉(zhuǎn)換
1.3.4 二進制數(shù)與十六進制數(shù)的轉(zhuǎn)換
1.4 碼制
1.4.1 8421碼
1.4.2 2421碼
1.4.3 余3碼
1.4.4 5211碼
1.4.5 格雷碼
本章小結(jié)
習(xí)題1
第2章 邏輯代數(shù)的基本運算
2.1 邏輯代數(shù)
2.1.1 與運算
2.1.2 或運算
2.1.3 非運算
2.1.4 TTL種常見的復(fù)合邏輯關(guān)系
2.2 邏輯函數(shù)及其表示方法
2.2.1 邏輯函數(shù)
2.2.2 邏輯函數(shù)的表示方法
2.3 邏輯代數(shù)的基本定律和恒等式
2.3.1 邏輯代數(shù)的基本定律和恒等式
2.3.2 邏輯代數(shù)的3個規(guī)則
2.3.3 邏輯函數(shù)化簡法
2.4 邏輯函數(shù)的卡諾圖化簡法
2.4.1 最小項的定義和性質(zhì)
2.4.2 邏輯函數(shù)的卡諾圖表達法
2.4.3 利用卡諾圖化簡邏輯函數(shù)
本章小結(jié)
習(xí)題2
第3章 邏輯門電路
3.1 概述
3.1.1 數(shù)字集成邏輯電路的分類
3.1.2 用來衡量門電路的性能指標(biāo)
3.2 二極管、三極管和場效應(yīng)管的開關(guān)特性
3.2.1 二極管的開關(guān)特性
3.2.2 三極管的開關(guān)特性
3.2.3 MOS管的開關(guān)特性
3.3 正邏輯和負邏輯的概念
3.4 由分立元件構(gòu)成的基本邏輯門原理電路
3.4.1 與門電路
3.4.2 二極管或門電路
3.4.3 非門電路
3.4.4 與非門
3.4.5 或非門
3.4.6 與或非門
3.5 TTL集成門電路
3.5.1 TTL與非門
3.5.2 TTL集成門電路的產(chǎn)品及參數(shù)
3.5.3 關(guān)于集成
本章小結(jié)
習(xí)題3
第4章 組合邏輯電路
4.1 組合邏輯電路的分析方法和設(shè)計方法
4.1.1 組合邏輯電路的分析方法
4.1.2 組合邏輯電路的設(shè)計方法
4.2 編碼器
4.2.1 二進制編碼器
4.2.2 二一十進制（BCD）編碼器
4.2.3 優(yōu)先編碼器
實訓(xùn)1 編碼器
4.3 譯碼器
4.3.1 二進制譯碼器
4.3.2 二一十進制譯碼器
4.3.3 顯示譯碼器
4.3.4 譯碼器的應(yīng)用
實訓(xùn)2 譯碼器
4.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
4.4.1 數(shù)據(jù)選擇器：
4.4.2 數(shù)據(jù)分配器
實訓(xùn)3 數(shù)據(jù)選擇器
4.5 數(shù)值比較器
4.5.1 一位數(shù)值比較器
4.5.2 多位數(shù)值比較器
實訓(xùn)4 數(shù)值比較器
4.6 加法器
4.6.1 半加器電路
4.6.2 全加器電路
4.6.3 多位加法器電路
實訓(xùn)5 加法器
4.7 組合邏輯電路中的競爭與冒險現(xiàn)象
4.7.1 產(chǎn)生競爭冒險的原因
4.7.2 冒險現(xiàn)象的識別
4.7.3 冒險現(xiàn)象的消除方法
4.8 用Muhism7分析組合邏輯電路
本章小結(jié)
習(xí)題4
第5章 觸發(fā)器
5.1 觸發(fā)器的基本形式
5.1.1 基本RS觸發(fā)器
5.1.2 同步RS觸發(fā)器
5.2 主從觸發(fā)器
5.2.1 主從RS觸發(fā)器
5.2.2 主從JK觸發(fā)器
5.3 邊沿觸發(fā)器
5.3.1 維持一阻塞邊沿D觸發(fā)器
5.3.2 TTL邊沿JK觸發(fā)器
5.4 集成觸發(fā)器
5.4.1 集成觸發(fā)器舉例
5.4.2 觸發(fā)器功能的轉(zhuǎn)換
5.4.3 集成觸發(fā)器的脈沖工作特性和主要指標(biāo)
實訓(xùn)6 觸發(fā)器及其應(yīng)用
實訓(xùn)7 由觸發(fā)器構(gòu)成的改進型搶答器
5.5 基于Multism的觸發(fā)器的仿真分析與設(shè)計
5.5.1 雙JK觸發(fā)器組成的時鐘變換電路
5.5.2 四鎖存D型觸發(fā)器組成的智力競賽搶答器
本章小結(jié)
習(xí)題5
第6章 時序邏輯電路
6.1 概述
6.2 時序邏輯電路的分析方法
6.2.1 同步時序邏輯電路的分析
6.2.2 異步時序邏輯電路的分析
6.3 計數(shù)器
6.3.1 同步計數(shù)器
6.3.2 異步計數(shù)器
6.4 寄存器及其應(yīng)用
6.4.1 數(shù)碼寄存器
6.4.2 移位寄存器
6.4.3 寄存器的應(yīng)用
實訓(xùn)8 同步計數(shù)器
實訓(xùn)9 異步計數(shù)器
實訓(xùn)10 移位寄存器
實訓(xùn)11 計數(shù)顯示器
本章小結(jié)
習(xí)題6
……
第7章 存儲器及集成555定時器
第8章 數(shù)／模和模／數(shù)轉(zhuǎn)換
第9章 課程設(shè)計與應(yīng)用實例
附錄A 半導(dǎo)體集成電路命名方法
附錄B 常用數(shù)字集成電路一覽表
附錄C 計算機電路基礎(chǔ)初衷及指導(dǎo)
參考文獻