微機(jī)原理與接口技術(shù)

第1章　微型計(jì)算機(jī)的基礎(chǔ)知識(shí)
　1.1 微處理器與微型計(jì)算機(jī)的發(fā)展概況
　1.2 微型計(jì)算機(jī)運(yùn)算基礎(chǔ)
　1.2.1 定點(diǎn)數(shù)和浮點(diǎn)數(shù)的表示
　1.2.2 原碼、反碼與補(bǔ)碼的定義
　1.2.3 微機(jī)中常用的數(shù)字代碼與字符代碼
　1.3 微型計(jì)算機(jī)系統(tǒng)概述
　1.3.1　微型計(jì)算機(jī)的硬件系統(tǒng)
　1.3.2　微型計(jì)算機(jī)的軟件系統(tǒng)
　1.3.3　微型計(jì)算機(jī)系統(tǒng)
　1.4　微型計(jì)算機(jī)工作的基本流程
　1.4.1　指令與程序
　1.4.2　微型計(jì)算機(jī)中指令執(zhí)行的基本流程
　1.5　微型計(jì)算機(jī)系統(tǒng)的主要性能指標(biāo)
　1.6　習(xí)題
第2章　微處理器的編程結(jié)構(gòu)
　2.1　微處理器的三種工作模式
　2.1.1　三種工作模式
　2.1.2　三種工作模式的相互轉(zhuǎn)換
　2.2　各種微處理器的編程結(jié)構(gòu)
　2.2.1 16位微處理器的編程結(jié)構(gòu)
　2.2.2 32位微處理器的編程結(jié)構(gòu)
　2.3　實(shí)模式下的存儲(chǔ)器尋址
　2.3.1　實(shí)模式下存儲(chǔ)器地址空間的劃分
　2.3.2　實(shí)模式下存儲(chǔ)器的分段管理技術(shù)
　2.3.3　實(shí)模式下存儲(chǔ)器的尋址
　2.4　存儲(chǔ)器地址的交叉及字節(jié)、字和雙字的尋址
　2.5　習(xí)題
第3章　 32位微處理器指令系統(tǒng)
　3.1 32位指令運(yùn)行環(huán)境
　3.2 　尋址方式
　3.2.1 尋址方式概述
　3.2.2 立即尋址
　3.2.3 寄存器尋址
　3.2.4 存儲(chǔ)器尋址
　3.3 32位微處理器指令系統(tǒng)概述
　3.4 數(shù)據(jù)傳送指令
　3.4.1 一般數(shù)據(jù)傳送指令
　3.4.2 堆棧操作指令
　3.4.3 地址傳送指令
　3.4.4 輸入輸出指令
　3.5 算術(shù)運(yùn)算指令
　3.5.1 加法指令
　3.5.2 減法指令
　3.5.3 乘法指令
　3.5.4 除法指令
　3.6 邏輯運(yùn)算指令
　3.7 移位指令
　3.7.1 算術(shù)移位指令
　3.7.2 邏輯移位指令
　3.7.3 循環(huán)移位指令
　3.8 字符串操作指令
　3.9 控制轉(zhuǎn)移指令
　3.9.1 條件轉(zhuǎn)移指令
　3.9.2 無條件轉(zhuǎn)移
　3.9.3 過程調(diào)用和返回指令
　3.10 符號(hào)擴(kuò)展指令
　3.11 處理機(jī)控制指令
　3.11.1 標(biāo)志位控制指令
　3.11.2 CPU狀態(tài)控制指令
　3.12 習(xí)題
第4章　 匯編語(yǔ)言程序設(shè)計(jì)
　4.1 匯編語(yǔ)言基礎(chǔ)
　4.1.1 機(jī)器語(yǔ)言、匯編語(yǔ)言與高級(jí)語(yǔ)言
　4.1.2 匯編語(yǔ)言中的常量、變量和標(biāo)號(hào)
　4.1.3 匯編語(yǔ)言中的運(yùn)算符號(hào)和表達(dá)式
　4.1.4 偽指令
　4.1.5 常用的DOS功能調(diào)用
　4.216 位完整段匯編語(yǔ)言程序設(shè)計(jì)
　4.2.1 順序程序設(shè)計(jì)
　4.2.2 分支（選擇結(jié)構(gòu)）程序設(shè)計(jì)
　4.2.3 循環(huán)程序設(shè)計(jì)
　4.2.4 過程設(shè)計(jì)
　4.3 16位簡(jiǎn)化段匯編語(yǔ)言程序設(shè)計(jì)
　4.3.1 簡(jiǎn)化段定義格式概述
　4.3.2 16位簡(jiǎn)化段順序程序設(shè)計(jì)
　4.3.3 16位簡(jiǎn)化段分支程序設(shè)計(jì)
　4.3.4 16位簡(jiǎn)化段循環(huán)程序設(shè)計(jì)
　4.4 32位匯編語(yǔ)言程序設(shè)計(jì)
　4.4.1 Win32匯編源程序概述
　4.4.2 Win32匯編語(yǔ)言程序設(shè)計(jì)
　4.4.3 Win32匯編語(yǔ)言集成開發(fā)環(huán)境
　4.5 習(xí)題
第5章　 32位微處理器Pentium
　5.1 IA-32微處理器的功能結(jié)構(gòu)
　5.1.1 80386的功能結(jié)構(gòu)
　5.1.2 80486結(jié)構(gòu)特點(diǎn)
　5.1.3 Pentium微處理器的性能和功能結(jié)構(gòu)
　5.2 Pentium 微處理器的寄存器
　5.2.1 基本寄存器組
　5.2.2 系統(tǒng)寄存器組
　5.3 Pentium的超標(biāo)量流水線
　5.3.1 Pentium的超標(biāo)量流水線結(jié)構(gòu)
　5.3.2 U、V流水線及其分工策略
　5.4 Pentium的引腳信號(hào)
　5.5 Pentium的總線周期
　5.5.1 總線周期的基本概念
　5.5.2 Pentium的總線周期
　5.6習(xí)題
第6章　 虛擬存儲(chǔ)技術(shù)及存儲(chǔ)保護(hù)
　6.1 虛擬存儲(chǔ)技術(shù)
　6.1.1 虛擬存儲(chǔ)器簡(jiǎn)介
　6.1.2 Pentium工作的保護(hù)模式
　6.1.3 Pentium工作的實(shí)模式
　6.1.4 Pentium工作的虛擬8086模式
　6.2 Pentium的存儲(chǔ)保護(hù)
　6.2.1 Pentium的特權(quán)級(jí)及其保護(hù)功能
　6.2.2 Pentium存儲(chǔ)區(qū)域的保護(hù)
　6.3 習(xí)題
第7章　 存儲(chǔ)器系統(tǒng)
　7.1 存儲(chǔ)器概述
　7.1.1 存儲(chǔ)器的分類
　7.1.2 存儲(chǔ)器的主要性能指標(biāo)
　7.2 半導(dǎo)體存儲(chǔ)器
　7.2.1 存儲(chǔ)器中地址譯碼的兩種方式
　7.2.2 靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM
　7.2.3 只讀存儲(chǔ)器ROM
　7.2.4 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM
　7.3 微型計(jì)算機(jī)中存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)
　7.3.1 存儲(chǔ)器芯片與微處理器的連接
　7.3.2 32位微機(jī)系統(tǒng)的內(nèi)存組織
　7.4 高速緩沖存儲(chǔ)器Cache技術(shù)
　7.4.1 Cache的工作原理
　7.4.2 Cache的組織方式
　7.4.3 寫Cache的策略與一致性
　7.4.4 Pentium PC的Cache
　7.5 習(xí)題
第8章　 微型計(jì)算機(jī)和外設(shè)之間的數(shù)據(jù)傳輸
　8.1 接口及接口技術(shù)
　8.1.1 接口電路的概述
　8.1.2 接口電路的主要功能
　8.2I/O 端口的編址方式
　8.2.1 什么叫I/O端口
　8.2.2 兩種I/O編址方式
　8.2.3 I/O指令
　8.2.4 I/O接口的地址分配
　8.2.5 I/O保護(hù)
　8.2.6 32位微處理器采用I/O編址的譯碼電路
　8.3 微處理器與I/O設(shè)備數(shù)據(jù)傳送的幾種方式
　8.3.1 I/O接口電路的基本結(jié)構(gòu)
　8.3.2 程序控制I/O方式
　8.3.3 中斷控制I/O方式
　8.3.4 直接存儲(chǔ)器存取（DMA）方式
　8.4 DMA控制器82C37A
　8.4.1 82C37A的內(nèi)部結(jié)構(gòu)
　8.4.2 82C37A引腳信號(hào)的定義
　8.4.3 82C37A內(nèi)部寄存器的功能和使用
　8.4.4 82C37A的DMA接口
　8.4.5 82C37A的編程
　8.5 習(xí)題
第9章　 實(shí)模式與保護(hù)模式下的中斷技術(shù)
　9.1 中斷的基本概念
　9.1.1 中斷及中斷系統(tǒng)的功能
　9.1.2 中斷響應(yīng)與中斷處理
　9.2 實(shí)模式下的中斷系統(tǒng)
　9.2.1 中斷的分類
　9.2.2 中斷向量表
　9.2.3 中斷過程
　9.3 可編程中斷控制器82C59A
　9.3.1 82C59A內(nèi)部結(jié)構(gòu)
　9.3.2 82C59A引腳信號(hào)
　9.3.3 82C59A的工作方式
　9.3.4 命令字和初始化編程
　9.3.5 中斷處理過程
　9.3.6 兩片82C59A的級(jí)聯(lián)
　9.4 保護(hù)模式下的中斷技術(shù)
　9.4.1 中斷和異常的類型號(hào)
　9.4.2 中斷描述符表IDT
　9.4.3 保護(hù)模式下中斷和異常的處理過程
　9.5 習(xí)題
第10章　 并行接口技術(shù)
　10.1 概述
　10.2 可編程并行通信接口芯片8255A
　10.2.1 8255A的主要特征
　10.2.2 8255A芯片的引腳信號(hào)
　10.2.3 8255A的內(nèi)部結(jié)構(gòu)
　10.2.4 8255A工作方式控制字和編程
　10.2.5 8255A的工作方式
　10.2.6 8255A的應(yīng)用
　10.3 并行打印機(jī)接口
　10.3.1 打印機(jī)的工作原理
　10.3.2 微機(jī)的并行打印機(jī)接口
　10.4 習(xí)題
第11章　 串行通信接口技術(shù)
　11.1 串行通信的基礎(chǔ)
　11.1.1 串行通信的基本概念
　11.1.2 串行通信的兩種基本方式
　11.2 通用異步接收發(fā)送芯片INS8250
　11.2.1 8250的內(nèi)部結(jié)構(gòu)和引腳功能
　11.2.2 8250的寄存器
　11.2.3 8250的初始化編程
　11.3 通用的異步接收發(fā)送芯片NS16550
　11.3.1 16550的內(nèi)部結(jié)構(gòu)和引腳功能
　11.3.2 16550的寄存器及編程應(yīng)用
　11.4 EIA RS?232C串行通信接口
　11.4.1 RS?232C串行通信接口標(biāo)準(zhǔn)
　11.4.2 RS?232C串行通信接口的應(yīng)用
　11.5 通用串行總線USB
　11.5.1 USB的簡(jiǎn)介
　11.5.2 USB的性能特點(diǎn)
　11.5.3 USB與PCI總線的連接
　11.5.4 USB的描述符
　11.5.5 USB系統(tǒng)組成及拓?fù)浣Y(jié)構(gòu)
　11.5.6 USB的傳輸類型
　11.5.7 USB包的類型與格式
　11.6 習(xí)題
第12章　 定時(shí)器/計(jì)數(shù)器和32位機(jī)中的多功能接口芯片
　12.1 可編程定時(shí)器/計(jì)數(shù)器芯片82C54的編程結(jié)構(gòu)和引腳信號(hào)
　12.1.1 82C54的基本功能
　12.1.2 82C54的編程結(jié)構(gòu)
　12.1.3 82C54的引腳信號(hào)
　12.2 82C54的控制字與編程
　12.2.1 82C54的工作原理和控制字
　12.2.2 82C54的鎖存命令字
　12.3 82C54的工作方式
　12.3.1 82C54的六種工作方式
　12.3.2 82C54應(yīng)用舉例
　12.4 32位機(jī)中的多功能接口芯片82371AB
　12.4.1 82371AB芯片的主要功能
　12.4.2 82371AB芯片主要接口簡(jiǎn)介
　12.5 習(xí)題
第13章　 總線與微型計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)
　13.1 總線和接口標(biāo)準(zhǔn)的基本概念
　13.1.1 總線的基本概念與分類
　13.1.2 接口標(biāo)準(zhǔn)與接口標(biāo)準(zhǔn)的分類
　13.1.3 總線的組成及性能指標(biāo)
　13.2 幾種典型的總線及主板結(jié)構(gòu)
　13.2.1 ISA總線
　13.2.2 PCI總線
　13.2.3 AGP總線
　13.2.4 微機(jī)主板結(jié)構(gòu)
　13.3 多核處理器
　13.3.1 多核處理器發(fā)展概況
　13.3.2 Intel多核處理器結(jié)構(gòu)
　13.4 習(xí)題
第14章　 模/數(shù)和數(shù)/模轉(zhuǎn)換
　14.1 概述
　14.2 模/數(shù)與數(shù)/模轉(zhuǎn)換通道的組成
　14.2.1 模/數(shù)轉(zhuǎn)換通道的組成
　14.2.2 數(shù)/模轉(zhuǎn)換通道的組成
　14.3 模/數(shù)與數(shù)/模轉(zhuǎn)換器的主要技術(shù)指標(biāo)
　14.3.1 模/數(shù)轉(zhuǎn)換器的主要技術(shù)指標(biāo)
　14.3.2 數(shù)/模轉(zhuǎn)換器的主要技術(shù)指標(biāo)
　14.4 模/數(shù)轉(zhuǎn)換接口技術(shù)
　14.4.1 A/D轉(zhuǎn)換芯片AD574
　14.4.2 AD574與PC總線的連接
　14.5 數(shù)/模轉(zhuǎn)換接口技術(shù)
　14.5.1 8位D/A轉(zhuǎn)換芯片DAC0832
　14.5.2 DAC0832與PC總線的連接
　14.6 習(xí)題
參考文獻(xiàn)