計算機組成原理

第1章 緒論
　1.1 計算機的發(fā)展史
　1.1.1 發(fā)展經(jīng)歷
　1.1.2 摩爾定律
　1.2 計算機的基本組成
　1.2.1 硬件系統(tǒng)
　1.2.2 軟件系統(tǒng)
　1.3 計算機的分類及性能描述
　1.3.1 計算機的分類
　1.3.2 計算機的性能描述
　習題
第2章 計算機中的數(shù)據(jù)表示
　2.1 數(shù)據(jù)編碼
　2.1.1 數(shù)值數(shù)據(jù)的定點表示
　2.1.2 數(shù)值數(shù)據(jù)的浮點表示
　2.1.3 bcd碼
　2.2 非數(shù)值數(shù)據(jù)的編碼
　2.2.1 ascii碼
　2.2.2 漢字編碼
　2.3 檢錯與糾錯編碼
　2.3.1 奇偶校驗碼
　2.3.2 海明碼
　2.3.3 循環(huán)冗余校驗碼
　習題
第3章 運算方法與運算器
　3.1 定點數(shù)運算
　3.1.1 加減運算
　3.1.2 乘法運算
　3.1.3 除法運算
　3.2 算術邏輯單元
　3.2.1 典型算術邏輯單元
　3.2.2 74181級聯(lián)工作
　3.2.3 運算器的結(jié)構(gòu)
　3.3 浮點運算
　3.3.1 浮點加減運算
　3.3.2 浮點乘除運算
　習題
第4章 指令系統(tǒng)
　4.1 指令格式
　4.1.1 概述
　4.1.2 指令格式描述
　4.1.3 指令設計
　4.2 尋址方式
　4.2.1 主存中數(shù)據(jù)存儲方式
　4.2.2 尋址方式
　4.3 指令系統(tǒng)
　4.3.1 傳送指令
　4.3.2 算術運算指令
　4.3.3 邏輯運算指令
　4.3.4 移位及循環(huán)移位指令
　4.3.5 程序控制指令
　4.3.6 處理器控制指令
　4.4 精減指令集計算機
　4.4.1 指令系統(tǒng)的從簡到繁
　4.4.2 精減指令集計算機的特點
　習題
第5章 中央處理器
　5.1 cpu的結(jié)構(gòu)
　5.1.1 cpu的功能
　5.1.2 構(gòu)成cpu的主要部件
　5.2 指令系統(tǒng)設計
　5.2.1 設計cpu的尋址方式
　5.2.2 指令的設計
　5.3 cpu執(zhí)行指令的過程
　5.3.1 指令時序
　5.3.2 指令執(zhí)行過程分析
　5.4 cpu的部件設計
　5.4.1 組合邏輯控制器的結(jié)構(gòu)
　5.4.2 組合邏輯控制器的實現(xiàn)
　5.4.3 微程序控制器設計
　習題
第6章 流水線技術
　6.1 概述
　6.1.1 流水線的概念
　6.1.2 流水線的分類
　6.2 流水線的性能分析
　6.2.1 吞吐率
　6.2.2 加速比
　6.2.3 效率
　6.3 流水線中的相關
　6.3.1 概述
　6.3.2 結(jié)構(gòu)相關
　6.3.3 數(shù)據(jù)相關
　6.3.4 控制相關
　6.4 其他有關技術
　6.4.1 超標量處理機
　6.4.2 超流水線處理機
　6.4.3 超標量超流水線處理機
　6.4.4 超長指令字處理機
　習題
第7章 存儲系統(tǒng)
　7.1 存儲系統(tǒng)概述
　7.1.1 存儲系統(tǒng)的層次結(jié)構(gòu)
　7.1.2 存儲器分類
　7.1.3 存儲器的性能指標
　7.2 內(nèi)部存儲器(主存儲器)
　7.2.1 隨機讀寫存儲器
　7.2.2 主存儲器的組成及接口
　7.2.3 只讀存儲器
　7.2.4 動態(tài)讀寫存儲器dram
　7.2.5 相聯(lián)存儲器
　7.3 高速緩沖存儲器
　7.3.1 工作原理
　7.3.2 替換算法
　7.3.3 主存-cache內(nèi)容的一致性問題
　7.3.4 cache性能分析
　7.4 虛擬存儲器
　7.4.1 虛擬存儲器的概念
　7.4.2 虛擬存儲器的管理
　習題
第8章 輸入輸出系統(tǒng)
　8.1 總線
　8.1.1 概述
　8.1.2 典型總線介紹
　8.2 外部設備
　8.2.1 輸入設備
　8.2.2 輸出設備
　8.2.3 存儲器設備
　8.3 程序控制輸入輸出技術
　8.3.1 外設接口的編址方式
　8.3.2 外設接口的基本模型
　8.3.3 程序控制輸入輸出
　8.4 中斷方式
　8.4.1 中斷的基本概念
　8.4.2 中斷優(yōu)先級控制
　8.5 直接存儲器存取
　8.5.1 dma概述
　8.5.2 常用的方法
　8.5.3 dma的一般過程
　習題
參考文獻