計(jì)算機(jī)組成與嵌入式系統(tǒng)（英文版·第6版）

定　價(jià)：￥69.00

作　者：	（加）Zvonko Vranesic，Safwat Zaky，Naraig Manjikian 等著
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	其它分類

購(gòu)買這本書可以去

ISBN：	9787111377214	出版時(shí)間：	2012-12-01	包裝：	平裝
開本：	32開	頁(yè)數(shù)：	710	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　Carl Hamacher，Zvonko Vranesic，SafwatZaky，Naraig Manjikian所著的《計(jì)算機(jī)組成與嵌入式系統(tǒng)（英文版第6版）》是一本經(jīng)典的計(jì)算機(jī)組成教材，自1978年問世以來，已被多所世界知名大學(xué)選為教材。本書知識(shí)結(jié)構(gòu)合理，知識(shí)點(diǎn)全面完整，基本概念廣泛而新穎?！队?jì)算機(jī)組成與嵌入式系統(tǒng)（英文版第6版）》中不僅介紹了硬件設(shè)計(jì)的原理，說明了硬件設(shè)計(jì)如何受軟件需求影響，而且以流行的商用處理器作為范例，描述了各種基本知識(shí)和基本概念的應(yīng)用方法和應(yīng)用過程，具有很強(qiáng)的實(shí)用性。此外，本書還涵蓋了當(dāng)今許多先進(jìn)的技術(shù)和設(shè)計(jì)思想。

作者簡(jiǎn)介

　　Zvonko Vranesic多倫多大學(xué)電氣與計(jì)算機(jī)工程系教授，同時(shí)參與AItera公司多倫多技術(shù)中心的研究和開發(fā)工作。他代表加拿大參加過多次國(guó)際象棋比賽。擁有國(guó)際象棋大師的頭銜。目前他的研究興趣包括：計(jì)算機(jī)體系結(jié)構(gòu)、現(xiàn)場(chǎng)可編程超大規(guī)模集成電路技術(shù)和多值邏輯系統(tǒng)。CarlHamacher加拿大女皇大學(xué)電子工程與計(jì)算機(jī)系榮譽(yù)退休教授，曾擔(dān)任女皇大學(xué)應(yīng)用科學(xué)系主任。多倫多大學(xué)電子工程及計(jì)算機(jī)科學(xué)系教授、計(jì)算機(jī)系統(tǒng)研究所所長(zhǎng)、工程科學(xué)部主席。他的研究興趣是多處理器和多計(jì)算機(jī)，側(cè)重于網(wǎng)絡(luò)互連。SafwatZaky加拿大多倫多大學(xué)電氣與計(jì)算機(jī)工程系榮譽(yù)退休教授。曾擔(dān)任該系系主任。他的研究興趣是計(jì)算機(jī)體系結(jié)構(gòu)、數(shù)字電路設(shè)計(jì)和電磁兼容性。NaraigManjikian加拿大女皇大學(xué)電子工程與計(jì)算機(jī)系副教授。他的研究興趣是計(jì)算機(jī)體系結(jié)構(gòu)、多處理器系統(tǒng)、現(xiàn)場(chǎng)可編程超大規(guī)模集成電路技術(shù)和并行處理技術(shù)應(yīng)用。

圖書目錄

Chapter 1 BASIC STRUCTURE OF COMPUTERS 1.1 Computer Types 1.2 Functional Units 1.2.1 Input Unit 1.2.2 Memory Unit 1.2.3 Arithmetic and Logic Unit 1.2.4 Output Unit 1.2.5 Control Unit 1.3 Basic Operational Concepts 1.4 Number Representation and ArithmeticOperatio 1.4.1 Intege 1.4.2 Floating-Point Numbe 1.5 Character Representation 1.6 Performance 1.6.1 Technology 1.6.2 Parallelism 1.7 Historical Pepective 1.7.1 The Fit Generation 1.7.2 The Second Generation 1.7.3 The Third Generation 1.7.4 The Fourth Generation 1.8 Concluding Remarks 1.9 Solved Problems Problems ReferencesChapter 2 INSTRUCTION SET ARCHITECTUREChapter 3 BASIC INPUT/OUTPUTChapter 4 SOFTWAREChapter 5 BASIC PROCESSING UNITChapter 6 PIPELININGChapter 7 INPUT/OUTPUT ORGANIZATIONChapter 8 THE MEMORY SYSTEMChapter 9 ARITHMETICChapter 10 EMBEDDED SYSTEMSChapter 11 SYSTEM-ON-A-CHIP-A CASE STUDYChapter 12 PARALLEL PROCESSING AND PERFORMANCEAppendix A LOGIC CIRCUITSAppendix B THE ALTERA NIOS II PROCESSORAppendix C THE COLDFIRE PROCESSORAppendix D THE ARM PROCESSORAppendix E THE INTEL IA-32 ARCHITECTURE