計(jì)算機(jī)體系結(jié)構(gòu)：量化研究方法（第5版）

定　價(jià)：￥109.00

作　者：	（美）John L.Hennessy David A.Patterson 著，賈洪峰譯
出版社：	人民郵電出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787115297655	出版時(shí)間：	2013-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	595	字?jǐn)?shù)：

內(nèi)容簡介

　　《計(jì)算機(jī)體系結(jié)構(gòu)：量化研究方法（第5版）》堪稱計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)學(xué)科的“圣經(jīng)”，是計(jì)算機(jī)設(shè)計(jì)領(lǐng)域?qū)W生和從業(yè)者的必讀經(jīng)典。在計(jì)算機(jī)體系結(jié)構(gòu)的變革時(shí)期，作者在這一版中深入介紹了兩項(xiàng)新內(nèi)容：新平臺(tái)（個(gè)人移動(dòng)設(shè)備和倉庫級(jí)計(jì)算機(jī)）以及新體系結(jié)構(gòu)（多核和GPU），同時(shí)還秉承了前幾版的做法，希望通過探討如何在成本、性能、能耗之間實(shí)現(xiàn)平衡，并重點(diǎn)關(guān)注一些優(yōu)秀的工程設(shè)計(jì)實(shí)踐，從而揭去計(jì)算機(jī)體系結(jié)構(gòu)的神秘面紗?！队?jì)算機(jī)體系結(jié)構(gòu)：量化研究方法（第5版）》特色：每章中的“融會(huì)貫通”小節(jié)關(guān)注了業(yè)界的各種最新技術(shù)，包括ARM Cortex-A8、Intel Core i7、NVIDIA GTX-280和GTX-480 GPU，以及谷歌倉庫級(jí)計(jì)算機(jī)。· 每章最后的“案例研究和練習(xí)”由業(yè)內(nèi)和學(xué)術(shù)界的專家編撰而成，主要探討該章的關(guān)鍵概念?！?“附錄”中收錄了正文內(nèi)容所依賴的基本原則。

作者簡介

　　John L. Hennessy是斯坦福大學(xué)的第10任校長，從1977年開始在該校電子工程與計(jì)算機(jī)系任教。Hennessy是IEEE和ACM會(huì)士，美國國家工程院、國家科學(xué)院和美國哲學(xué)院院士，美國藝術(shù)與科學(xué)院院士。他獲得過眾多獎(jiǎng)項(xiàng)，如2001年度Eckert-Mauchly獎(jiǎng)，表彰他對(duì)RISC技術(shù)的貢獻(xiàn)；2001年度SeymourCray計(jì)算機(jī)工程獎(jiǎng)；與DavidPatterson共同獲得的2000年度約翰？馮？諾依曼獎(jiǎng)?wù)?。他還擁有7個(gè)榮譽(yù)博士學(xué)位。1981年，John L.Hennessy帶領(lǐng)幾位研究生在斯坦福開始MIPS項(xiàng)目的研究。1984年完成該項(xiàng)目之后，他暫時(shí)離開大學(xué)，與他人共同籌建MIPS計(jì)算機(jī)系統(tǒng)公司（也就是現(xiàn)在的MIPS技術(shù)公司），這家公司開發(fā)了最早的商用RISC微處理器之一。到2006年，已經(jīng)有20多億個(gè)MIPS微處理器被用于視頻游戲、掌上電腦、激光打印機(jī)和網(wǎng)絡(luò)交換機(jī)等各種設(shè)備中。Hennessy后來領(lǐng)導(dǎo)了DASH（DirectorArchitecture for SharedMemory，共享存儲(chǔ)器控制體系結(jié)構(gòu)）項(xiàng)目，這一項(xiàng)目設(shè)計(jì)了第一個(gè)可擴(kuò)展緩存一致性多處理器原型，其中的許多重要思想都在現(xiàn)代多處理器中得到了應(yīng)用。除了參與科研活動(dòng)、履行學(xué)校職責(zé)之外，他仍作為前期顧問和投資者參與了無數(shù)的創(chuàng)業(yè)項(xiàng)目。David A.Patterson自1977年進(jìn)入加州大學(xué)伯克利分校執(zhí)教以來，一直講授計(jì)算機(jī)體系結(jié)構(gòu)課程，擁有該校計(jì)算機(jī)科學(xué)Pardee講座教授職位。他因?yàn)榻虒W(xué)成果顯著而榮獲了加州大學(xué)的杰出教學(xué)獎(jiǎng)、ACM的Karlstrom獎(jiǎng)、IEEE的Mulligan教育獎(jiǎng)?wù)潞捅究粕虒W(xué)獎(jiǎng)。因?yàn)樵赗ISC方面的貢獻(xiàn)而獲得了IEEE技術(shù)成就獎(jiǎng)和ACMEckert-Mauchly獎(jiǎng)，他還因?yàn)樵赗AID方面的貢獻(xiàn)而分享了IEEE Johnson信息存儲(chǔ)獎(jiǎng)，并與JohnHennessy共同獲得了IEEE約翰？馮？諾依曼獎(jiǎng)?wù)潞虲 & C獎(jiǎng)金。和JohnHennessy相似，Patterson也是美國藝術(shù)與科學(xué)院院士、美國計(jì)算機(jī)歷史博物館院士、ACM和IEEE會(huì)士。他還被選入美國國家工程院、美國國家科學(xué)院和硅谷工程名人堂。Patterson身為美國總統(tǒng)信息技術(shù)顧問委員會(huì)委員，同時(shí)也是伯克利電子工程與計(jì)算機(jī)科學(xué)系計(jì)算機(jī)科學(xué)分部主任、計(jì)算機(jī)研究協(xié)會(huì)主席和ACM主席。這一履歷使他榮獲了ACM和CRA頒發(fā)的杰出服務(wù)獎(jiǎng)。在加州大學(xué)伯克利分校，Patterson領(lǐng)導(dǎo)了RISCI的設(shè)計(jì)與實(shí)現(xiàn)工作，這可能是第一臺(tái)VLSI精簡指令集計(jì)算機(jī)，為商業(yè)SPARC體系結(jié)構(gòu)奠定了基礎(chǔ)。他曾是廉價(jià)磁盤冗余陣列（RedundantArrays of InexpensiveDisks，RAID）項(xiàng)目的領(lǐng)導(dǎo)者之一，正是由于這一項(xiàng)目，才有了后來許多公司出品的可靠存儲(chǔ)系統(tǒng)。他還參與了工作站網(wǎng)絡(luò)（NetworkofWorkstations，NOW）項(xiàng)目，因?yàn)檫@一項(xiàng)目而有了因特網(wǎng)公司使用的集群技術(shù)和后來的云計(jì)算。這些項(xiàng)目獲得了ACM頒發(fā)的三個(gè)論文獎(jiǎng)。作為“算法-機(jī)器-人類”（AMP）實(shí)驗(yàn)室和并行計(jì)算實(shí)驗(yàn)室的主管，他目前在這里開展自己的研究項(xiàng)目。AMP實(shí)驗(yàn)室的目標(biāo)是開發(fā)可擴(kuò)展的機(jī)器學(xué)習(xí)算法、適用于倉庫級(jí)計(jì)算機(jī)的編程模型、能夠快速洞悉云中海量數(shù)據(jù)的眾包（Crowd-Sourcing）工具。并行計(jì)算實(shí)驗(yàn)室的目標(biāo)是研發(fā)先進(jìn)技術(shù)，為并行個(gè)人移動(dòng)設(shè)備提供可擴(kuò)展、可移植、方便快捷的效率軟件。

圖書目錄

第1章　量化設(shè)計(jì)與分析基礎(chǔ)
1.1 　引言
1.2 　計(jì)算機(jī)的分類
1.2.1 　個(gè)人移動(dòng)設(shè)備
1.2.2 　桌面計(jì)算
1.2.3 　服務(wù)器
1.2.4 　集群/倉庫級(jí)計(jì)算機(jī)
1.2.5 　嵌入式計(jì)算機(jī)
1.2.6 　并行度與并行體系結(jié)構(gòu)的分類
1.3 　計(jì)算機(jī)體系結(jié)構(gòu)的定義
1.3.1 　指令集體系結(jié)構(gòu)：計(jì)算機(jī)體系結(jié)構(gòu)的近距離審視
1.3.2 　真正的計(jì)算機(jī)體系結(jié)構(gòu)：設(shè)計(jì)滿足目標(biāo)和功能需求的組成和硬件
1.4 　技術(shù)趨勢(shì)
1.4.1 　性能趨勢(shì)：帶寬勝過延遲
1.4.2 　晶體管性能與連線的發(fā)展
1.5 　集成電路中的功率和能耗趨勢(shì)
1.5.1 　功率和能耗：系統(tǒng)觀點(diǎn)
1.5.2 　微處理器內(nèi)部的能耗和功率
1.6 　成本趨勢(shì)
1.6.1 　時(shí)間、產(chǎn)量和大眾化的影響
1.6.2 　集成電路的成本
1.6.3 　成本與價(jià)格
1.6.4 　制造成本與運(yùn)行成本
1.7 　可信任度
1.8 　性能的測(cè)量、報(bào)告和匯總
1.8.1 　基準(zhǔn)測(cè)試
1.8.2 　報(bào)告性能測(cè)試結(jié)果
1.8.3 　性能結(jié)果匯總
1.9 　計(jì)算機(jī)設(shè)計(jì)的量化原理
1.9.1 　充分利用并行
1.9.2 　局域性原理
1.9.3 　重點(diǎn)關(guān)注常見情形
1.9.4 　Amdahl定律
1.9.5 　處理器性能公式
1.10 　融會(huì)貫通：性能、價(jià)格和功耗
1.11 　謬論與易犯錯(cuò)誤
1.12 　結(jié)語
1.13 　歷史回顧與參考文獻(xiàn)
第2章　存儲(chǔ)器層次結(jié)構(gòu)設(shè)計(jì)
2.1 　引言
2.2 　緩存性能的10種高級(jí)優(yōu)化方法
2.2.1 　第一種優(yōu)化：小而簡單的第一級(jí)緩存，用以縮短命中時(shí)間、降低功率
2.2.2 　第二種優(yōu)化：采用路預(yù)測(cè)以縮短命中時(shí)間
2.2.3 　第三種優(yōu)化：實(shí)現(xiàn)緩存訪問的流水化，以提高緩存帶寬
2.2.4 　第四種優(yōu)化：采用無阻塞緩存，以提高緩存帶寬
2.2.5 　第五種優(yōu)化：采用多種緩存以提高緩存帶寬
2.2.6 　第六種優(yōu)化：關(guān)鍵字優(yōu)先和提前重啟動(dòng)以降低缺失代價(jià)
2.2.7 　第七種優(yōu)化：合并寫緩沖區(qū)以降低缺失代價(jià)
2.2.8 　第八種優(yōu)化：采用編譯器優(yōu)化以降低缺失率
2.2.9 　第九種優(yōu)化：對(duì)指令和數(shù)據(jù)進(jìn)行硬件預(yù)取，以降低缺失代價(jià)或缺失率
2.2.10 　第十種優(yōu)化：用編譯器控制預(yù)取，以降低缺失代價(jià)或缺失率
2.2.11 　緩存優(yōu)化小結(jié)
2.3 　存儲(chǔ)器技術(shù)與優(yōu)化
2.3.1 　SRAM技術(shù)
2.3.2 　DRAM技術(shù)
2.3.3 　提高DRAM芯片內(nèi)部的存儲(chǔ)器性能
2.3.4 　降低SDRAM中的功耗
2.3.5 　閃存
2.3.6 　提高存儲(chǔ)器系統(tǒng)的可靠性
2.4 　保護(hù)：虛擬存儲(chǔ)器和虛擬機(jī)
2.4.1 　通過虛擬存儲(chǔ)器提供保護(hù)
2.4.2 　通過虛擬機(jī)提供保護(hù)
2.4.3 　對(duì)虛擬機(jī)監(jiān)視器的要求
2.4.4 　虛擬機(jī)（缺少）的指令集體系結(jié)構(gòu)支持
2.4.5 　虛擬機(jī)對(duì)虛擬存儲(chǔ)器和I/O的影響
2.4.6 　VMM實(shí)例：Xen虛擬機(jī)
2.5 　交叉問題：存儲(chǔ)器層次結(jié)構(gòu)的設(shè)計(jì)
2.5.1 　保護(hù)和指令集體系結(jié)構(gòu)
2.5.2 　緩存數(shù)據(jù)的一致性
2.6 　融會(huì)貫通：ARM Cortex-A8和Intel Core i7中的存儲(chǔ)器層次結(jié)構(gòu)
2.6.1 　ARM Cortex-A8
2.6.2 　Intel Core i7
2.7 　謬論與易犯錯(cuò)誤
2.8 　結(jié)語：展望
2.9 　歷史回顧與參考文獻(xiàn)
第3章　指令級(jí)并行及其開發(fā)
3.1 　指令級(jí)并行：概念與挑戰(zhàn)
3.1.1 　什么是指令級(jí)并行
3.1.2 　數(shù)據(jù)相關(guān)與冒險(xiǎn)
3.1.3 　控制相關(guān)
3.2 　揭示ILP的基本編譯器技術(shù)
3.2.1 　基本流水線調(diào)度和循環(huán)展開
3.2.2 　循環(huán)展開與調(diào)度小結(jié)
3.3 　用高級(jí)分支預(yù)測(cè)降低分支成本
3.3.1 　競(jìng)賽預(yù)測(cè)器：局部預(yù)測(cè)器與全局預(yù)測(cè)器的自適應(yīng)聯(lián)合
3.3.2 　Intel Core i7分支預(yù)測(cè)器
3.4 　用動(dòng)態(tài)調(diào)度克服數(shù)據(jù)冒險(xiǎn)
3.4.1 　動(dòng)態(tài)調(diào)度：思想
3.4.2 　使用Tomasulo算法進(jìn)行動(dòng)態(tài)調(diào)度
3.5 　動(dòng)態(tài)調(diào)度：示例和算法
3.5.1 　Tomasulo算法：細(xì)節(jié)
3.5.2 　Tomasulo算法：基于循環(huán)的示例
3.6 　基于硬件的推測(cè)
3.7 　以多發(fā)射和靜態(tài)調(diào)度來開發(fā)ILP
3.8 　以動(dòng)態(tài)調(diào)度、多發(fā)射和推測(cè)來開發(fā)ILP
3.9 　用于指令傳送和推測(cè)的高級(jí)技術(shù)
3.9.1 　提高指令提取帶寬
3.9.2 　推測(cè)：實(shí)現(xiàn)問題與擴(kuò)展
3.10 　ILP局限性的研究
3.10.1 　硬件模型
3.10.2 　可實(shí)現(xiàn)處理器上ILP的局限性
3.10.3 　超越本研究的局限
3.11 　交叉問題：ILP方法與存儲(chǔ)器系統(tǒng)
3.11.1 　硬件推測(cè)與軟件推測(cè)
3.11.2 　推測(cè)執(zhí)行與存儲(chǔ)器系統(tǒng)
3.12 　多線程：開發(fā)線程級(jí)并行提高單處理器吞吐量
3.12.1 　細(xì)粒度多線程在Sun T1上的效果
3.12.2 　同時(shí)多線程在超標(biāo)量處理器上的效果
3.13 　融會(huì)貫通：Intel Core i7和ARMCortex-A8
3.13.1 　ARM Cortex-A8
3.13.2 　Intel Core i7
3.14 　謬論與易犯錯(cuò)誤
3.15 　結(jié)語：前路何方
3.16 　歷史回顧與參考文獻(xiàn)
第4章　向量、SIMD和GPU體系結(jié)構(gòu)中的數(shù)據(jù)級(jí)并行
4.1 　引言
4.2 　向量體系結(jié)構(gòu)
4.2.1 　VMIPS
4.2.2 　向量處理器如何工作：一個(gè)示例
4.2.3 　向量執(zhí)行時(shí)間
4.2.4 　多條車道：每個(gè)時(shí)鐘周期超過一個(gè)元素
4.2.5 　向量長度寄存器：處理不等于64的循環(huán)
4.2.6 　向量遮罩寄存器：處理向量循環(huán)中的IF語句
4.2.7 　內(nèi)存組：為向量載入/存儲(chǔ)單元提供帶寬
4.2.8 　步幅：處理向量體系結(jié)構(gòu)中的多維數(shù)組
4.2.9 　集中-分散：在向量體系結(jié)構(gòu)中處理稀疏矩陣
4.2.10 　向量體系結(jié)構(gòu)編程
4.3 　SIMD指令集多媒體擴(kuò)展
4.3.1 　多媒體SIMD體系結(jié)構(gòu)編程
4.3.2 　Roofline可視性能模型
4.4 　圖形處理器
4.4.1 　GPU編程
4.4.2 　NVIDIA GPU計(jì)算結(jié)構(gòu)
4.4.3 　NVIDA GPU指令集體系結(jié)構(gòu)
4.4.4 　GPU中的條件分支
4.4.5 　NVIDIA GPU存儲(chǔ)器結(jié)構(gòu)
4.4.6 　Fermi GPU體系結(jié)構(gòu)中的創(chuàng)新
4.4.7 　向量體系結(jié)構(gòu)與GPU的相似與不同
4.4.8 　多媒體SIMD計(jì)算機(jī)與GPU之間的相似與不同
4.4.9 　小結(jié)
4.5 　檢測(cè)與增強(qiáng)循環(huán)強(qiáng)并行
4.5.1 　查找相關(guān)
4.5.2 　消除相關(guān)計(jì)算
4.6 　交叉問題
4.6.1 　能耗與DLP：慢而寬與快而窄
4.6.2 　分組存儲(chǔ)器和圖形存儲(chǔ)器
4.6.3 　步幅訪問和TLB缺失
4.7 　融會(huì)貫通：移動(dòng)與服務(wù)器GPU、Tesla與Core i7
4.8 　謬論與易犯錯(cuò)誤
4.9 　結(jié)語
4.10 　歷史回顧與參考文獻(xiàn)
第5章　線程級(jí)并行
5.1 　引言
5.1.1 　多處理器體系結(jié)構(gòu)：問題與方法
5.1.2 　并行處理的挑戰(zhàn)
5.2 　集中式共享存儲(chǔ)器體系結(jié)構(gòu)
5.2.1 　什么是多處理器緩存一致性
5.2.2 　一致性的基本實(shí)現(xiàn)方案
5.2.3 　監(jiān)聽一致性協(xié)議
5.2.4 　基本實(shí)現(xiàn)技術(shù)
5.2.5 　示例協(xié)議
5.2.6 　基本一致性協(xié)議的擴(kuò)展
5.2.7 　對(duì)稱共享存儲(chǔ)器多處理器與監(jiān)聽協(xié)議的局限性
5.2.8 　實(shí)施監(jiān)聽緩存一致性
5.3 　對(duì)稱共享存儲(chǔ)器多處理器的性能
5.3.1 　商業(yè)工作負(fù)載
5.3.2 　商業(yè)工作負(fù)載的性能測(cè)量
5.3.3 　多重編程和操作系統(tǒng)工作負(fù)載
5.3.4 　多重編程和操作系統(tǒng)工作負(fù)載的性能
5.4 　分布式共享存儲(chǔ)器和目錄式一致性
5.4.1 　目錄式緩存一致性協(xié)議：基礎(chǔ)知識(shí)
5.4.2 　目錄式協(xié)議舉例
5.5 　同步：基礎(chǔ)知識(shí)
5.5.1 　基本硬件原語
5.5.2 　使用一致性實(shí)現(xiàn)鎖
5.6 　存儲(chǔ)器連貫性模型：簡介
5.6.1 　程序員的觀點(diǎn)
5.6.2 　寬松連貫性模型：基礎(chǔ)知識(shí)
5.6.3 　關(guān)于連貫性模型的最后說明
5.7 　交叉問題
5.7.1 　編譯器優(yōu)化與連貫性模型
5.7.2 　利用推測(cè)來隱藏嚴(yán)格連貫性模型中的延遲
5.7.3 　包含性及其實(shí)現(xiàn)
5.7.4 　利用多重處理和多線程的性能增益
5.8 　融會(huì)貫通：多核處理器及其性能
5.9 　謬論與易犯錯(cuò)誤
5.10 　結(jié)語
5.11 　歷史回顧與參考文獻(xiàn)
第6章　以倉庫級(jí)計(jì)算機(jī)開發(fā)請(qǐng)求級(jí)、數(shù)據(jù)級(jí)并行
6.1 　引言
6.2 　倉庫級(jí)計(jì)算機(jī)的編程模型與工作負(fù)載
6.3 　倉庫級(jí)計(jì)算機(jī)的計(jì)算機(jī)體系結(jié)構(gòu)
6.3.1 　存儲(chǔ)
6.3.2 　陣列交換機(jī)
6.3.3 　WSC存儲(chǔ)器層次結(jié)構(gòu)
6.4 　倉庫級(jí)計(jì)算機(jī)的物理基礎(chǔ)設(shè)施與成本
6.4.1 　測(cè)量WSC的效率
6.4.2 　WSC的成本
6.5 　云計(jì)算：公用計(jì)算的回報(bào)
6.6 　交叉問題
6.6.1 　成為瓶頸的WSC網(wǎng)絡(luò)
6.6.2 　在服務(wù)器內(nèi)部高效利用能量
6.7 　融會(huì)貫通：Google倉庫級(jí)計(jì)算機(jī)
6.7.1 　集裝箱
6.7.2 　Google WSC中的冷卻與供電
6.7.3 　Google WSC中的服務(wù)器
6.7.4 　Google WSC中的聯(lián)網(wǎng)
6.7.5 　Google WSC的監(jiān)控與修復(fù)
6.7.6 　小結(jié)
6.8 　謬論與易犯錯(cuò)誤
6.9 　結(jié)語
6.10 　歷史回顧與參考文獻(xiàn)
附錄A 　指令集基本原理
A.1 　引言
A.2 　指令集體系結(jié)構(gòu)的分類
A.3 　存儲(chǔ)器尋址
A.4 　操作數(shù)的類型與大小
A.5 　指令集中的操作
A.6 　控制流指令
A.7 　指令集編碼
A.8 　交叉問題：編譯器的角色
A.9 　融會(huì)貫通：MIPS體系結(jié)構(gòu)
A.10 　謬論和易犯錯(cuò)誤
A.11 　結(jié)語
A.12 　歷史回顧與參考文獻(xiàn)
附錄B 　存儲(chǔ)器層次結(jié)構(gòu)回顧
B.1 　引言
B.2 　緩存性能
B.3 　6種基本的緩存優(yōu)化
B.4 　虛擬存儲(chǔ)器
B.5 　虛擬存儲(chǔ)器的保護(hù)與示例
B.6 　謬論與易犯錯(cuò)誤
B.7 　結(jié)語
B.8 　歷史回顧與參考文獻(xiàn)
附錄C 　流水線：基礎(chǔ)與中級(jí)概念
C.1 　引言
C.2 　流水化的主要阻礙--流水線冒險(xiǎn)
C.3 　如何實(shí)現(xiàn)流水化
C.4 　妨礙流水線實(shí)現(xiàn)的難題
C.5 　擴(kuò)展MIPS流水線，以處理多周期操作
C.6 　融會(huì)貫通：MIPS R4000流水線
C.7 　交叉問題
C.8 　謬論與易犯錯(cuò)誤
C.9 　結(jié)語
C.10 　歷史回顧與參考文獻(xiàn)
參考文獻(xiàn)
索引