數(shù)字邏輯

第1章 數(shù)制與編碼
1-1 數(shù)字邏輯概述
1-1-1 數(shù)字信號與模擬信號
1-1-2 數(shù)字系統(tǒng)
1-2 數(shù)制及其轉(zhuǎn)換
1-2-1 十進(jìn)制
1-2-2 二進(jìn)制
1-2-3 八進(jìn)制
1-2-4 十六進(jìn)制
1-2-5 二、八、十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)
1-2-6 十進(jìn)制數(shù)轉(zhuǎn)換為二、八、十六進(jìn)制數(shù)
1-2-7 二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)間的轉(zhuǎn)換
1-3 帶符號二進(jìn)制數(shù)的代碼表示
1-3-1 機(jī)器碼與真值
1-3-2 原碼
1-3-3 反碼
1-3-4 補(bǔ)碼
1-3-5 數(shù)碼運(yùn)算
1-4 編碼
1-4-1 BCD碼
1-4-2 余3碼
1-4-3 格雷碼
1-4-4 奇偶校驗(yàn)碼
1-4-5 CRC碼
1-4-6 ASCⅡ碼
1-5 小結(jié)
1-6 習(xí)題
第2章 邏輯代數(shù)基礎(chǔ)
2-1 邏輯代數(shù)的基本定理和規(guī)則
2-1-1 邏輯代數(shù)公理
2-1-2 邏輯代數(shù)定理
2-1-3 邏輯代數(shù)規(guī)則
2-2 邏輯函數(shù)的表示方法
2-2-1 邏輯表達(dá)式
2-2-2 真值表
2-2-3 邏輯圖
2-3 邏輯函數(shù)表達(dá)形式與變換
2-3-1 積之和
2-3-2 和之積
2-3-3 最小項(xiàng)標(biāo)準(zhǔn)形式
2-3-4 最大項(xiàng)標(biāo)準(zhǔn)形式
2-4 邏輯函數(shù)的化簡
2-4-1 與或式的化簡
2-4-2 或與式的化簡
2-5 卡諾圖
2-5-1 卡諾圖構(gòu)成
2-5-2 典型卡諾圈
2-5-3 卡諾圖化簡
2-5-4 無關(guān)項(xiàng)的卡諾圖表示
2-6 蘊(yùn)涵法化簡邏輯函數(shù)
2-7 小結(jié)
2-8 習(xí)題
第3章 組合邏輯
3-1 門電路
3-1-1 二極管、三極管門電路
3-1-2 TTL門電路
3-1-3 CMOS門電路
3-2 組合邏輯分析
3-2-1 分析步驟
3-2-2 分析實(shí)例
3-3 組合邏輯設(shè)計(jì)
3-3-1 設(shè)計(jì)步驟
3-3-2 問題的描述
3-3-3 設(shè)計(jì)實(shí)例
3-3-4 不完全項(xiàng)設(shè)計(jì)
3-4 組合邏輯電路的險(xiǎn)象
3-4-1 險(xiǎn)象的產(chǎn)生
3-4-2 險(xiǎn)象的判斷
3-4-3 險(xiǎn)象的解決
3-5 常用的中規(guī)模組合邏輯構(gòu)件的使用
3-5-1 譯碼器
3-5-2 編碼器
3-5-3 多路選擇器
3-5-4 比較器
3-5-5 加法器
3-5-6 ALU
3-6 小結(jié)
3-7 習(xí)題
第4章 同步時(shí)序邏輯
4-1 時(shí)序邏輯結(jié)構(gòu)模型
4-1-1 結(jié)構(gòu)模型
4-1-2 時(shí)序電路的分類
4-2 觸發(fā)器
4-2-1 RS觸發(fā)器
4-2-2 D觸發(fā)器
4-2-3 JK觸發(fā)器
4-2-4 T觸發(fā)器
4-2-5 不同類型時(shí)鐘觸發(fā)器間的轉(zhuǎn)換
4-2-6 集成觸發(fā)器的參數(shù)
4-3 同步時(shí)序邏輯分析
4-3-1 特性函數(shù)
4-3-2 激勵表
4-3-3 狀態(tài)圖、狀態(tài)表
4-3-4 波形圖
4-3-5 分析實(shí)例
4-4 同步時(shí)序邏輯設(shè)計(jì)
4-4-1 原始狀態(tài)圖和狀態(tài)表
4-4-2 狀態(tài)表化簡
4-4-3 狀態(tài)分配
4-4-4 設(shè)計(jì)實(shí)例
4-4-5 不完全狀態(tài)邏輯設(shè)計(jì)
4-5 常用的中規(guī)模同步時(shí)序邏輯構(gòu)件的使用
4-5-1 寄存器
4-5-2 計(jì)數(shù)器
4-6 小結(jié)
4-7 習(xí)題
第5章 異步時(shí)序邏輯
5-1 異步時(shí)序邏輯電路的特點(diǎn)
5-1-1 基本概念
5-1-2 分析和設(shè)計(jì)異步時(shí)序電路的幾點(diǎn)規(guī)定
5-2 脈沖異步時(shí)序邏輯分析
5-2-1 分析步驟
5-2-2 分析實(shí)例
5-3 脈沖異步時(shí)序邏輯設(shè)計(jì)
5-3-1 設(shè)計(jì)步驟
5-3-2 設(shè)計(jì)實(shí)例
5-4 常用中規(guī)模異步計(jì)數(shù)器
5-5 小結(jié)
5-6 習(xí)題
第6章 脈沖產(chǎn)生電路
6-1 多諧振蕩器
6-1-1 TTL環(huán)形振蕩器
6-1-2 MOS多諧振蕩器
6-2 單穩(wěn)態(tài)觸發(fā)器
6-3 施密特觸發(fā)器
6-4 555定時(shí)器及其應(yīng)用
6-4-1 555定時(shí)器
6-4-2 單穩(wěn)態(tài)觸發(fā)器
6-4-3 多諧振蕩器
6-4-4 施密特振蕩器
6-5 小結(jié)
6-6 習(xí)題
第7章 數(shù)/模與模/數(shù)轉(zhuǎn)換電路
7-1 數(shù)/模轉(zhuǎn)換電路
7-1-1 權(quán)電阻網(wǎng)絡(luò)DAC
7-1-2 2T形電阻網(wǎng)絡(luò)DAC
7-1-3 DAC的主要技術(shù)指標(biāo)
7-1-4 集成DAC舉例
7-1-5 DAC轉(zhuǎn)換器應(yīng)用舉例
7-2 模/數(shù)轉(zhuǎn)換電路
7-2-1 逐次比較型ADC
7-2-2 雙積分型ADC
7-2-3 ADC的主要技術(shù)指標(biāo)
7-2-4 集成ADC舉例
7-2-5 ADC應(yīng)用舉例
7-3 小結(jié)
7-4 習(xí)題
第8章 編程邏輯
8-1 陣列示意圖
8-1-1 ROM
8-1-2 陣列示意圖
8-2 CPLD
8-2-1 PLA
8-2-2 PAL
8-2-3 GAL
8-2-4 CPLD簡介
8-2-5 CPLD編程原理
8-3 FPGA
8-3-1 FPGA編程原理
8-3-2 AlterA FPGA典型結(jié)構(gòu)
8-3-3 Xilinx FPGA典型結(jié)構(gòu)
8-4 VHDL
8-4-1 VHDL概述
8-4-2 VHDL基本結(jié)構(gòu)
8-4-3 VHDL數(shù)據(jù)類型與表達(dá)式
8-4-4 VHDL基本語句
8-4-5 QuartuS Ⅱ開發(fā)環(huán)境
8-4-6 組合邏輯設(shè)計(jì)實(shí)例
8-4-7 時(shí)序邏輯設(shè)計(jì)實(shí)例
8-5 小結(jié)
8-6 習(xí)題
第9章 EDA設(shè)計(jì)
9-1 EDA概述
9-1-1 EDA及其發(fā)展
9-1-2 數(shù)字系統(tǒng)設(shè)計(jì)
9-2 Protel原理圖設(shè)計(jì)
9-2-1 電路設(shè)計(jì)流程
9-2-2 Protel原理圖設(shè)計(jì)
9-2-3 網(wǎng)絡(luò)表導(dǎo)出
9-3 Protel PCB設(shè)計(jì)
9-3-1 PCB設(shè)計(jì)流程
9-3-2 Protel PCB設(shè)計(jì)
9-3-3 布線
9-4 數(shù)字系統(tǒng)綜合設(shè)計(jì)實(shí)例一：七段LED顯示器
9-4-1 LED顯示原理概述
9-4-2 電路設(shè)計(jì)
9-4-3 VHDL設(shè)計(jì)
9-5 數(shù)字系統(tǒng)綜合設(shè)計(jì)實(shí)例二：ADC 0804數(shù)據(jù)采集
9-5-1 ADC 0804時(shí)序概述
9-5-2 電路設(shè)計(jì)
9-5-3 VHDL設(shè)計(jì)
9-6 小結(jié)
9-7 習(xí)題
參考文獻(xiàn)
附錄A 邏輯符號對照表