Xilinx系列FPGA芯片IP核詳解

第1章 Xilinx IP核的生成和使用
1.1 概述
1.2 IP核生成工具
1.2.1 概述
1.2.2 IP核生成工具接口
1.2.3 IP核生成工具的使用
1.2.4 定制和編輯IP核
1.3 基于ISE工程導航工具的IP核操作
1.3.1 創(chuàng)建工程
1.3.2 定制IP核
1.3.3 添加IP核
1.3.4 例化IP核
1.3.5 編輯IP核
1.3.6 仿真IP核
1.4 其他IP核操作
1.4.1 構造向導
1.4.2 網表IP
1.4.3 微處理器和外設IP
1.4.4 系統(tǒng)生成工具
第2章 基本IP核
2.1 乘-加器
2.1.1 累加器
2.1.2 乘累加器
2.1.3 乘加器
2.2 二進制計數器
2.3 基于RAM的移位寄存器
2.4 DSP48宏
第3章 存儲器IP核
3.1 塊存儲器
3.2 分布式存儲器
3.3 FIFO生成器
第4章 數學運算IP核
4.1 加/減法器
4.2 乘法器
4.2.1 實數乘法器
4.2.2 復數乘法器
4.3 除法器
4.4 CORDIC
4.5 浮點數操作器
第5章 數字信號處理IP核
5.1 DDS編譯器
5.2 FIR編譯器
5.3 CIC編譯器
5.4 DFT
5.5 FFT
5.6 DUC/DDC編譯器
第6章 糾錯碼IP核
6.1 RS碼編/譯碼器
6.1.1 RS碼編碼器
6.1.2 RS碼譯碼器
6.2 卷積碼編/譯碼器
6.2.1 卷積碼編碼器
6.2.2 Viterbi譯碼器
6.3 3GPP Turbo碼編/譯碼器
6.3.1 3GPP Turbo碼編碼器
6.3.2 3GPP Turbo碼譯碼器
6.4 3GPP2 Turbo碼編/譯碼器
6.4.1 3GPP2 Turbo碼編碼器
6.4.2 3GPP2 Turbo碼譯碼器
6.5 IEEE 802.16 CTC編譯碼器
6.5.1 IEEE 802.16 CTC編碼器
6.5.2 IEEE 802.16e CTC譯碼器
6.6 交織器/解交織器
6.7 IEEE P802.16 LDPC編碼器
6.8 DVB-S2 FEC編碼器
第7章 網絡應用IP核
7.1 以太網MAC
7.1.1 10 Gbps以太網MAC
7.1.2 TEMAC
7.2 PCS/PMA
7.2.1 10 Gbps以太網PCS/PMA
7.2.2 以太網1000BASE-X PCS/PMA或SGMII
7.3 以太網連接單元
7.3.1 XAUI
7.3.2 RXAUI
7.4 嵌入式三模式以太網MAC封裝包
7.4.1 Virtex-4嵌入式三模式以太網MAC封裝包
7.4.2 Virtex-5嵌入式三模式以太網MAC封裝包
7.4.3 Virtex-6嵌入式三模式以太網MAC封裝包
7.5 以太網統(tǒng)計
7.6 以太網AVB端點
第8章 FPGA屬性和設計IP核
8.1 時鐘向導
8.2 GTX收發(fā)器
8.2.1 Virtex-6 FPGA GTX收發(fā)器向導
8.2.2 Virtex-5 FPGA RocketIO GTX收發(fā)器向導
8.3 SelectIO接口向導
8.4 系統(tǒng)監(jiān)視器
第9章 標準總線IP核
9.1 串行RapidIO
9.2 CAN
9.3 用于PCI接口的Initiator/Target
9.4 PCI Express核
9.4.1 用于Virtex-5和Virtex-4的PCI Express端點
9.4.2 用于Virtex-5的PCI Express端點塊增強（EBP）
9.4.3 用于Spartan-3/3A/3E的PCI Express端點PIPE
9.4.4 用于Spartan-6的PCI Express集成塊
9.4.5 用于Virtex-6的PCI Express集成塊
9.5 顯示端口
第10章 調試驗證IP核
10.1 ChipScope Pro
10.2 邏輯調試內核
10.2.1 集成控制器（ICON）
10.2.2 集成邏輯分析（ILA）
10.2.3 虛擬I/O（VIO）
10.2.4 Agilent跟蹤（ATC2）
10.3 誤比特率測試（IBERT）
10.4 集成總線分析核（IBA）
10.4.1 PLB IBA
10.4.2 OPB IBA
參考文獻