那些年，我們拿下了FPGA

定　價(jià)：￥49.00

作　者：	蘇陽(yáng)，蔣銀坪，邢培飛著
出版社：	北京航空航天大學(xué)出版社
叢編項(xiàng)：	博客藏經(jīng)閣叢書(shū)
標(biāo)　簽：	計(jì)算機(jī)/網(wǎng)絡(luò) 硬件外部設(shè)備維修

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787512412323	出版時(shí)間：	2013-10-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	356	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書(shū)著眼于目前發(fā)展火熱的FPGA技術(shù)，由淺入深地介紹了FPGA技術(shù)的學(xué)習(xí)過(guò)程和學(xué)習(xí)方法。首先，從應(yīng)用場(chǎng)景到可用資源，從提出問(wèn)題到拿出解決方案，多角度解讀FPGA其次，在描述數(shù)字系統(tǒng)設(shè)計(jì)方法的基礎(chǔ)上，以環(huán)環(huán)相扣的方式詳細(xì)介紹FPGA的開(kāi)發(fā)流程；然后，結(jié)合開(kāi)發(fā)工具，以獨(dú)有的章節(jié)穿插方式，圖文并茂地介紹Veril09語(yǔ)法的方方面面；最后，寄娛樂(lè)于學(xué)習(xí)，舉例說(shuō)明FPGA在控制音樂(lè)及液晶顯示器方面的應(yīng)用設(shè)計(jì)。作者結(jié)合自己的經(jīng)驗(yàn)，在書(shū)中或以仿真舉例，或以截圖的形式，總結(jié)了許多在語(yǔ)法學(xué)習(xí)過(guò)程中需要注意的細(xì)節(jié)以及工具使用的技巧，希望能幫助讀者全面掌握FPGA知識(shí)。本書(shū)適合一切關(guān)注FPGA的人，特別是初學(xué)者，以及即將從事FPGA工作的人士。同時(shí)，本書(shū)對(duì)于已經(jīng)具有比較豐富的設(shè)計(jì)經(jīng)驗(yàn)但又想全面梳理FPGA知識(shí)的讀者來(lái)說(shuō)，也是一本很好的參考書(shū)。

作者簡(jiǎn)介

暫缺《那些年，我們拿下了FPGA》作者簡(jiǎn)介

圖書(shū)目錄

第1章從春天走來(lái)
1.1 撒下一把種子
1.2 繁蕪蘇醒
1.3 鶴立雞群
1.4 豐滿
第2章看透你的心
2.1 靈活，并不是善變——SRAM
2.1.1 動(dòng)靜RAM之間
2.1.2 SRAM是如何構(gòu)成FPGA的
2.1.3 往細(xì)處講講查找表
2.1.4 關(guān)于LUT現(xiàn)狀的討論
2.1.5 靈活歸一碼，也有缺點(diǎn)
2.2 想回到過(guò)去，難也——反熔絲
2.2.1 何為熔絲，何為反熔絲
2.2.2 回不去，得從編程機(jī)理說(shuō)起
2.2.3 以小見(jiàn)大——最小單元MUX
2.2.4 回不去的痛
2.3 靈魂，一塊住進(jìn)去——FLASH
2.3.1 FLASH，靈魂的駐扎地
2.3.2 一小步一個(gè)大家族
2.3.3 挺好的了，只是時(shí)候未到
第3章走進(jìn)生活，生生不息
3.1 你存在，眼睛的世界
3.1.1 概述
3.1.2 視頻編解碼
3.1.3 目標(biāo)識(shí)別
3.1.4 圖像處理支持資源
3.2 你，使我們走近
3.2.1 有線通信
3.2.2 無(wú)線通信
3.2.3 通信領(lǐng)域支持資源
3.3 你，承載著“0”和“1”的世界
3.3.1 概述
3.3.2 數(shù)字處理系統(tǒng)模型
3.3.3 五花八門(mén)的方式
3.3.4 其實(shí)挺有優(yōu)勢(shì)
3.3.5 DSP支持資源
3.4 你，可以像大腦一樣思考
3.5 可以考慮這些解決方案
第4章像繪畫(huà)一樣設(shè)計(jì)系統(tǒng)
4.1 抽出系統(tǒng)設(shè)計(jì)模型
4.2 最美不過(guò)過(guò)程
第5章開(kāi)發(fā)流程走一遍
5.1 設(shè)計(jì)輸入
5.2 綜合
5.3 布局布線
5.4 約束
5.5 開(kāi)發(fā)仿真
5.6 靜態(tài)時(shí)序分析
5.7 在線調(diào)試
5.8 配置及固化
5.9 開(kāi)發(fā)工具總結(jié)
第6章 Verilog HDL or VHDL？
6.1 Verilog HDL基本結(jié)構(gòu)
6.2 VHDL基本結(jié)構(gòu)
6.3 民主的Verilog
6.4 Verilog升級(jí)SystemVerilog
第7章拿下常量數(shù)據(jù)類(lèi)型
7.1 我該如何表達(dá)整數(shù)
7.2 實(shí)數(shù)常量是幾許人物
7.3 字符串是怎么回事
第8章拿下變量數(shù)據(jù)類(lèi)型
8.1 多變的變量
8.2 wire和reg才是精干
8.3 不要以為reg就是觸發(fā)器
8.4 memory其實(shí)也是reg
8.5 inout該怎么定義類(lèi)型
第9章拿下運(yùn)算符
9.1 林林總總的運(yùn)算符
9.2 給它們排個(gè)序吧
9.3 賦值語(yǔ)句
第10章不再糾結(jié)if和case
10.1 if不同形態(tài)
10.2 case不同形態(tài)
10.3 if和case之間的轉(zhuǎn)換
10.4 if和case，誰(shuí)更好
10.5 不完全的if和case
10.6 關(guān)于case的約束
第11章循環(huán)語(yǔ)句
11.1 只能仿真的循環(huán)
11.2 特立獨(dú)行的for
第12章塊語(yǔ)句以及過(guò)程塊
12.1 說(shuō)說(shuō)begin_end
12.2 說(shuō)說(shuō)fork_join
12.3 說(shuō)說(shuō)assign
12.4 說(shuō)說(shuō)always
第13章抽象級(jí)別的描述
13.1 不同抽象級(jí)別概述
13.2 結(jié)構(gòu)級(jí)描述
13.3 行為級(jí)描述
第14章層次化建設(shè)及模塊例化
14.1 層次化建模概念
14.2 模塊例化
14.3 四位脈動(dòng)進(jìn)位計(jì)數(shù)器
第15章建設(shè)測(cè)試磨坊
15.1 編寫(xiě)Testbench目的
15.2 基本的Testbench結(jié)構(gòu)
15.3 產(chǎn)生激勵(lì)的一些描寫(xiě)方式
15.4 關(guān)于測(cè)試的建議
第16章仿真工具基本使用
16.1 ModelSim簡(jiǎn)介
16.2 ModelSim HDL仿真優(yōu)勢(shì)
16.3 ModelSim基本使用
16.4 高級(jí)命令方式仿真
16.5 ModelSim私藏技巧
第17章組合邏輯專(zhuān)題
17.1 組合邏輯描述方法
17.2 常用組合電路
第18章時(shí)序邏輯專(zhuān)題
18.1 時(shí)序邏輯描述方法
18.2 再來(lái)兩個(gè)例子
第19章函數(shù)與任務(wù)專(zhuān)題
19.1 task
19.2 function
19.3 task和function不混淆
19.4 系統(tǒng)任務(wù)與函數(shù)
第20章編譯預(yù)處理與可綜合性
20.1 編譯預(yù)處理概念
20.2 常用編譯預(yù)處理
20.3 不再煩惱可綜合性
第21章狀態(tài)機(jī)專(zhuān)題
21.1 狀態(tài)機(jī)的概念
21.2 狀態(tài)機(jī)的分類(lèi)
21.3 狀態(tài)機(jī)實(shí)現(xiàn)步驟現(xiàn)場(chǎng)
21.4 不同狀態(tài)機(jī)描述方式
21.5 safe狀態(tài)機(jī)
第22章開(kāi)發(fā)工具秘籍
22.1 QuartusII簡(jiǎn)介
22.2 工程實(shí)例介紹
22.3 準(zhǔn)備
22.4 新建工程
22.5 設(shè)計(jì)輸入
22.6 分析綜合
22.7 布局布線
22.8 下載與固化
22.9 總結(jié)
第23章聯(lián)合仿真和調(diào)試
23.1 ModelSim與Quartus II聯(lián)合使用
23.2 在線調(diào)試與SignalTap II的使用
第24章 IP核，拿來(lái)主義
24.1 IP核的概念
24.2 RAM核使用
24.3 FIFO使用
24.4 PLL核使用
第25章用FPGA來(lái)搞搞音樂(lè)
25.1 演奏原理
25.2 音調(diào)的控制
25.3 音長(zhǎng)的控制
25.4 《天空之城》
第26章 You Got It！
26.1 顯示設(shè)備H1602B
26.2 顯示實(shí)現(xiàn)
參考文獻(xiàn)