ARM Cortex-M4體系結(jié)構(gòu)與外設(shè)接口實(shí)戰(zhàn)開發(fā)

第1章 Cortex-M4內(nèi)核簡介 1
1．1 主流的ARM處理器介紹 1
1．1．1 ARM體系結(jié)構(gòu)的命名規(guī)則 2
1．1．2 ARM Cortex應(yīng)用程序處理器 2
1．1．3 ARM Cortex嵌入式處理器 4
1．1．4 經(jīng)典ARM處理器 8
1．1．5 ARM專家處理器 9
1．1．6 其他ARM處理器 10
1．1．7 ARM處理器的特點(diǎn) 11
1．2 應(yīng)用領(lǐng)域 11
1．3 ARM Cortex-M4簡介 12
1．3．1 Cortex-M4信號處理技術(shù) 13
1．3．2 ARM Cortex-M微控制器技術(shù) 13
1．4 以ARM Cortex-M4為核心的處理器 14
本章小結(jié) 16
第2章 Cortex-M4內(nèi)核結(jié)構(gòu) 17
2．1 Cortex-M4處理器與核心外圍設(shè)備 17
2．2 流水線 21
2．3 Cortex-M4的總線接口 23
2．4 Cortex-M4相關(guān)寄存器組 28
2．4．1 寄存器 28
2．4．2 異常與中斷 34
2．5 操作模式 34
本章小結(jié) 35
第3章 Cortex-M4匯編指令集 37
3．1 Cortex-M4指令集 37
3．1．1 ARM32和Thumb指令集 37
3．1．2 Thumb-2指令集 38
3．2 CMSIS標(biāo)準(zhǔn) 38
3．3 ARM匯編語言基礎(chǔ) 39
3．3．1 指令的格式 40
3．3．2 操作數(shù) 40
3．3．3 PC與SP寄存器的使用限制 40
3．3．4 靈活的第二個(gè)操作數(shù) 40
3．3．5 移位運(yùn)算 40
3．3．6 地址對齊 43
3．3．7 標(biāo)號――PC相對地址表達(dá)式 44
3．3．8 條件碼 44
3．3．9 指令寬度 46
3．4 Cortex-M4處理器尋址方式 47
3．4．1 立即尋址 47
3．4．2 寄存器尋址 48
3．4．3 寄存器間接尋址 48
3．4．4 寄存器偏移尋址 48
3．4．5 基址變址尋址 48
3．4．6 多寄存器尋址 49
3．4．7 堆棧尋址 49
3．5 Cortex-M4指令集 50
3．5．1 分支指令 50
3．5．2 常見的數(shù)據(jù)處理指令 55
3．5．3 乘除指令 59
3．5．4 飽和指令 61
3．5．5 擴(kuò)展指令 62
3．5．6 位段操作指令 63
3．5．7 狀態(tài)寄存器訪問指令 65
3．5．8 加載存儲指令 67
3．5．9 多寄存器加載和存儲指令 69
3．5．10 雜項(xiàng)處理指令 70
3．5．11 異常生成指令 72
3．5．12 協(xié)處理指令――Cortex-M4不支持的指令 73
3．6 匯編實(shí)例 74
本章小結(jié) 75
第4章 DSP擴(kuò)展指令和FPU 77
4．1 簡介 77
4．2 DSP擴(kuò)展指令 77
4．2．1 乘加指令 78
4．2．2 飽和指令 82
4．2．3 位段指令 83
4．2．4 SIMD并行加減指令 85
4．2．5 雜項(xiàng)數(shù)據(jù)處理指令 86
4．3 FPU 87
4．3．1 FPU的寄存器 87
4．3．2 FPU的操作模式 88
4．3．3 浮點(diǎn)數(shù)加載存儲指令 88
4．3．4 浮點(diǎn)數(shù)寄存器傳送指令 89
4．3．5 浮點(diǎn)數(shù)數(shù)據(jù)處理指令 89
本章小結(jié) 91
第5章 Cortex-M4匯編與C混合編程 93
5．1 ATPCS概述 93
5．1．1 寄存器的使用規(guī)則 94
5．1．2 數(shù)據(jù)棧使用規(guī)則 94
5．1．3 參數(shù)傳遞規(guī)則 95
5．2 內(nèi)嵌匯編 96
5．2．1 內(nèi)嵌匯編的語法格式 96
5．2．2 內(nèi)嵌匯編指令的特點(diǎn) 96
5．2．3 內(nèi)嵌匯編指令注意事項(xiàng) 98
5．2．4 內(nèi)嵌匯編指令舉例 100
5．3 ARM中的匯編和C語言相互調(diào)用 101
5．3．1 從匯編程序中訪問C程序變量 102
5．3．2 C程序調(diào)用匯編程序 102
5．3．3 匯編程序調(diào)用C程序 104
本章小結(jié) 104
第6章 系統(tǒng)控制和存儲管理 105
6．1 系統(tǒng)控制 105
6．1．1 系統(tǒng)控制和ID寄存器 106
6．1．2 系統(tǒng)定時(shí)器 107
6．1．3 可嵌套中斷向量控制器（NVIC） 108
6．1．4 內(nèi)存保護(hù)系統(tǒng)架構(gòu)（PMSAv7） 109
6．2 內(nèi)存映射 109
6．2．1 對齊訪問 112
6．2．2 字節(jié)序（Endian） 113
6．3 位帶操作 114
6．3．1 bit-band和bit-band alias區(qū)域的訪問 116
6．3．2 bit-banding的功能 116
6．4 內(nèi)存保護(hù)單元（MPU） 117
6．4．1 內(nèi)存保護(hù)單元（MPU）簡介 117
6．4．2 MPU寄存器組 119
6．4．3 MPU應(yīng)用示例 122
本章小結(jié) 123
第7章 Cortex-M4的異常處理 125
7．1 異常類型 125
7．2 異常的優(yōu)先級 127
7．3 異常向量表 130
7．4 異常處理 131
7．4．1 異常的進(jìn)入 131
7．4．2 異常中斷的響應(yīng)時(shí)序 132
7．4．3 異常的返回 133
7．4．4 中斷l(xiāng)ate-arrive和tail-chaining機(jī)制 133
7．5 故障類異常 135
7．5．1 總線故障 135
7．5．2 存儲器管理故障 136
7．5．3 應(yīng)用故障 138
7．5．4 硬故障 139
本章小結(jié) 139
第8章 嵌套中斷向量控制器 141
8．1 NVIC介紹 141
8．2 NVIC工作原理 142
8．3 NVIC寄存器 143
8．4 中斷編程實(shí)例 145
本章小結(jié) 151
第9章 Cortex-M4調(diào)試與跟蹤系統(tǒng) 153
9．1 嵌入式調(diào)試技術(shù)概述 153
9．2 CoreSight技術(shù)介紹 154
9．3 Cortex-M4調(diào)試架構(gòu) 155
9．4 SW-DP和SWJ-DP 156
9．4．1 SWJ-DP 156
9．4．2 SWJ-DP接口 157
9．4．3 SWJ-DP中JTAG和SWD的選擇機(jī)制 157
9．5 Cortex-M4調(diào)試模式 158
9．6 Cortex-M4的跟蹤系統(tǒng) 160
9．6．1 數(shù)據(jù)觀察點(diǎn)與跟蹤（DWT） 161
9．6．2 儀器化跟蹤宏單元（ITM） 162
9．6．3 嵌入式跟蹤單元ETM 163
9．6．4 跟蹤端口接口單元（TPIU） 163
9．6．5 閃存地址重載及斷點(diǎn)單元（FPB） 164
本章小結(jié) 165
第10章 開發(fā)環(huán)境介紹 167
10．1 USBDM調(diào)試器 167
10．2 CodeWarrior for MCU v10．2介紹 168
10．2．1 CodeWarrior的功能和特點(diǎn) 168
10．2．2 CodeWarrior安裝與配置 168
10．2．3 建立第一個(gè)工程 169
10．3 Keil MDK介紹 171
10．4 Keil ULINK仿真器 173
10．5 MDK-ARM的軟件開發(fā)周期 174
10．6 μVisionIDE的使用 174
10．6．1 μVision調(diào)試器 176
10．6．2 建立第一個(gè)工程 177
10．6．3 調(diào)試 180
10．6．4 燒寫Flash 185
10．7 IAR for ARM基本介紹 186
10．7．1 IAR EWARM 開發(fā)環(huán)境IDE介紹 187
10．7．2 建立第一個(gè)工程 188
10．7．3 調(diào)試器C-SPY 191
本章小結(jié) 193
第11章 以μC/OS-II移植例程理解Cortex-M4內(nèi)核編程 195
11．1 μC/OS-II操作系統(tǒng) 195
11．1．1 μC/OS-II操作系統(tǒng)簡介 195
11．1．2 μC/OS-II的工作原理 196
11．2 μC/OS-II在Kinetis K10開發(fā)板上的移植 196
11．2．1 μC/OS-II目錄結(jié)構(gòu)簡介 196
11．2．2 移植概述 197
11．2．3 移植詳解 198
11．3 測試μC/OS-II 209
11．4 板級支持包 214
本章小結(jié) 214
第12章 基于Cortex-M4內(nèi)核的Kinetis架構(gòu)介紹 215
12．1 Cortex-M4總線接口 215
12．2 Cortex-M4內(nèi)核同Kinetis系統(tǒng)架構(gòu)的連接 216
12．3 交叉開關(guān) 218
12．3．1 交叉開關(guān)簡介 218
12．3．2 交叉開關(guān)的寄存器定義 218
12．3．3 交叉開關(guān)功能描述 219
12．3．4 Kinetis K10處理器中的交叉開關(guān) 219
12．3．5 Kinetis K10處理器中的MPU 220
本章小結(jié) 221
第13章 Kinetis系統(tǒng)控制模塊和時(shí)鐘模塊 223
13．1 Kinetis的系統(tǒng)控制 223
13．1．1 Kinetis架構(gòu) 223
13．1．2 核心總線 224
13．1．3 交叉開關(guān) 224
13．1．4 內(nèi)存耦合 226
13．1．5 系統(tǒng)訪問時(shí)間 228
13．2 時(shí)鐘管理 229
13．2．1 多時(shí)鐘發(fā)生器 229
13．2．2 系統(tǒng)振蕩器 235
13．2．3 實(shí)時(shí)時(shí)鐘振蕩器 238
13．3 電源管理 238
13．3．1 電源模式 239
13．3．2 進(jìn)入及退出電源模式 240
13．3．3 電源模式轉(zhuǎn)換 240
13．3．4 電源模式關(guān)閉序列 240
13．3．5 低功耗模式操作模塊 241
13．3．6 時(shí)鐘門控技術(shù) 244
13．3．7 時(shí)鐘初始化實(shí)例 244
本章小結(jié) 248
第14章 Freescale Kinetis開發(fā)實(shí)例 249
14．1 系統(tǒng)初始化框架 249
14．2 GPIO 257
14．3 實(shí)時(shí)時(shí)鐘RTC 266
14．4 通用異步收發(fā)器 272
14．4．1 UART功能概述 272
14．4．2 UART相關(guān)寄存器 273
14．4．3 UART測試實(shí)例 278
14．5 定時(shí)器 287
14．5．1 定時(shí)器簡介 287
14．5．2 定時(shí)器測試實(shí)例 288
14．6 看門狗 291
14．6．1 看門狗簡介 291
14．6．2 測試實(shí)例 293
14．7 模/數(shù)轉(zhuǎn)換模塊 295
14．7．1 ADC功能概述 295
14．7．2 ADC特殊功能寄存器 296
14．7．3 ADC測試實(shí)例 298
14．8 矩陣鍵盤 300
14．8．1 鍵盤概述 300
14．8．2 矩陣鍵盤測試實(shí)例 302
14．9 PWM模塊操作（servo9g舵機(jī)） 309
14．9．1 FTM功能概述 309
14．9．2 FTM特殊功能寄存器 310
14．9．3 FTM控制舵機(jī)測試實(shí)例 318
本章小結(jié) 324
參考文獻(xiàn) 325