信號(hào)完整性測(cè)量技術(shù)

第1章 10G以上數(shù)字系統(tǒng)測(cè)量白皮書
1.1 前言
1.2 20GHz以上高速背板測(cè)量
1.3 供電網(wǎng)絡(luò)PDN測(cè)量
1.4 20GHz以上serDes信號(hào)品質(zhì)測(cè)量
1.5 工業(yè)標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)一致性測(cè)量
1.6 3mV（pp）電源紋波測(cè)量
1.7 50fs時(shí)鐘抖動(dòng)測(cè)量
1.8 功率譜／功率電平／串?dāng)_等測(cè)量
1.9 小結(jié)
參考文獻(xiàn)
第2章 示波器基礎(chǔ)
2.1 背景
2.2 數(shù)字示波器硬件架構(gòu)
2.3 示波器帶寬和頻響 第1章 10G以上數(shù)字系統(tǒng)測(cè)量白皮書 1.1 前言 1.2 20GHz以上高速背板測(cè)量 1.3 供電網(wǎng)絡(luò)PDN測(cè)量 1.4 20GHz以上serDes信號(hào)品質(zhì)測(cè)量 1.5 工業(yè)標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)一致性測(cè)量 1.6 3mV（pp）電源紋波測(cè)量 1.7 50fs時(shí)鐘抖動(dòng)測(cè)量 1.8 功率譜／功率電平／串?dāng)_等測(cè)量 1.9 小結(jié) 參考文獻(xiàn) 第2章 示波器基礎(chǔ) 2.1 背景 2.2 數(shù)字示波器硬件架構(gòu) 2.3 示波器帶寬和頻響 2.4 模數(shù)轉(zhuǎn)換器ADC的采樣和波形重建 2.5 觸發(fā) 2.6 波形參數(shù)測(cè)量 2.7 示波器探頭技術(shù) 2.8 采樣示波器原理 參考文獻(xiàn) 第3章 抖動(dòng)測(cè)量技術(shù) 3.1 背景簡(jiǎn)介 3.2 抖動(dòng)的定義及與相位噪聲和頻率噪聲的關(guān)系 3.3 周期抖動(dòng)、周期間抖動(dòng)和TIE 3.4 抖動(dòng)成分的分解及各個(gè)抖動(dòng)成分的特征和產(chǎn)生原因 3.5 使用浴盆曲線和雙狄拉克模型預(yù)估總體抖動(dòng) 3.6 高級(jí)抖動(dòng)溯源分析方法 3.7 抖動(dòng)傳遞函數(shù)及其測(cè)量 3.8 50fs級(jí)參考時(shí)鐘抖動(dòng)的測(cè)量技術(shù) 參考文獻(xiàn) 第4章 眼圖測(cè)量技術(shù) 4.1 眼圖概念 4.2 眼圖模板 4.3 眼圖測(cè)試對(duì)儀器的要求 4.4 眼圖測(cè)試中的時(shí)鐘恢復(fù) 4.5 眼圖參數(shù)的定義 4.6 有問題眼圖的調(diào)試 參考文獻(xiàn) 第5章 網(wǎng)絡(luò)分析儀基礎(chǔ) 5.1 網(wǎng)絡(luò)分析基本概念 5.2 網(wǎng)絡(luò)分析儀工作原理 5.3 網(wǎng)絡(luò)分析儀測(cè)試誤差及校準(zhǔn) 5.4 校準(zhǔn)的過程 參考文獻(xiàn) 第6章 頻譜分析儀基礎(chǔ) 6.1 前言 6.2 快速傅里葉變換頻譜分析儀 6.3 掃頻式頻譜分析儀工作原理 6.4 頻譜分析儀關(guān)鍵性能指標(biāo) 6.5 高阻抗探頭 參考文獻(xiàn) 第7章 PCB阻抗測(cè)量技術(shù) 7.1 PCB傳輸線的特征阻抗和差分阻抗 7.2 PcB阻抗和差分阻抗測(cè)試儀器和探頭 7.3 基于采樣示波器的TDR測(cè)量原理 7.4 基于網(wǎng)絡(luò)分析儀的ENA-TDR測(cè)量原理 7.5 TDR測(cè)量?jī)x器系統(tǒng)的校準(zhǔn) 7.6 TDR分辨率的概念 7.7 PCB阻抗測(cè)量操作步驟 7.8 TDR測(cè)量?jī)x器靜電防護(hù) 參考文獻(xiàn) 第8章 高速背板測(cè)量技術(shù) 8.1 高速背板設(shè)計(jì)挑戰(zhàn) 8.2 高速背板測(cè)試概述 8.3 高速背板無源測(cè)試和分析：時(shí)域分析和頻域分析 8.4 物理層測(cè)試系統(tǒng) 8.4 高速背板有源測(cè)試分析：眼圖、抖動(dòng)、碼間干擾和均衡 8.5 高速背板測(cè)量中的校準(zhǔn) 8.6 小結(jié) 參考文獻(xiàn) 第9章 高速數(shù)字電纜測(cè)量技術(shù) 9.1 簡(jiǎn)要說明 9.2 常見工業(yè)標(biāo)準(zhǔn)及其電纜的概要簡(jiǎn)介 9.3 規(guī)范要求的測(cè)量參數(shù)和推薦的測(cè)試儀器 9.4 測(cè)試夾具和測(cè)試軟件 9.5 高速數(shù)字電纜測(cè)試規(guī)范和測(cè)試連接圖 參考文獻(xiàn) 第10章 阻抗測(cè)量基礎(chǔ) 10.1 阻抗測(cè)試基本概念 10.2 阻抗測(cè)量方法和原理 10.3 測(cè)試誤差及校準(zhǔn)和補(bǔ)償 10.4 測(cè)試電纜和夾具 10.5 總結(jié)：成功測(cè)量阻抗的8點(diǎn)提示 參考文獻(xiàn) 第11章 電源完整性測(cè)量技術(shù) 11.1 電源完整性測(cè)量對(duì)象和測(cè)量?jī)?nèi)容 11.2 開關(guān)電源工作原理 11.3 電源紋波和噪聲測(cè)量 11.4 PDN輸出阻抗和傳輸阻抗測(cè)量 11.5 消除電纜屏蔽層環(huán)路誤差 11.6 校準(zhǔn)過程和參考件 11.7 電路板系統(tǒng)級(jí)PDN測(cè)量 11.8 使用直流電壓偏置測(cè)量旁路電容器 11.9 使用恒定交流信號(hào)電平測(cè)量旁路電容器 11.10 使用恒定交流電平和直流偏置進(jìn)行MLCC測(cè)量的實(shí)例 11.11 使用直流電流偏置測(cè)量電感器 11.12 DC-DC轉(zhuǎn)換器環(huán)路增益測(cè)量 11.13 總結(jié) 參考文獻(xiàn) 第12章 誤碼儀基礎(chǔ) 12.1 概述 12.2 誤碼的根源 12.3 誤碼測(cè)量 12.4 誤碼儀體系結(jié)構(gòu) 12.5 誤碼儀的典型技術(shù)指標(biāo) 12.6 誤碼儀信號(hào)測(cè)量和分析功能 參考文獻(xiàn) 第13章 高速接口接收機(jī)測(cè)量技術(shù) 13.1 高速數(shù)字接口和總線接收性能測(cè)量的必要性 13.2 高速數(shù)字接口和總線接收性能測(cè)量自動(dòng)化平臺(tái)方案 13.3 PCIE2.0接收機(jī)測(cè)試 13.4 PCIE3.0接收機(jī)測(cè)試 13.5 LJSB3.0接收機(jī)測(cè)試 13.6 SATA接收機(jī)測(cè)試 13.7 I）isplayPort接收機(jī)測(cè)試 13.8 HI）MI接收機(jī)測(cè)試 13.9 MHL接收機(jī)測(cè)試 參考文獻(xiàn) 第14章 信號(hào)完整性仿真分析技術(shù) 14.1 信號(hào)完整性仿真分析對(duì)象和必要性 14.2 信號(hào)完整性仿真分析平臺(tái)方案和仿真流程 14.3 PCB版圖分析與設(shè)計(jì) 14.4 芯片封裝分析與設(shè)計(jì) 14.5 電源完整性分析和設(shè)計(jì) 14.6 電路分析與設(shè)計(jì) 14.7 系統(tǒng)設(shè)計(jì)與分析 14.8 SATA仿真分析 14.9 PCI-Express仿真分析 14.10 DDR仿真分析 14.11 高速背板仿真分析 14.12 與測(cè)試儀器連接 14.13 仿真分析結(jié)果的查看和分析 參考文獻(xiàn) 第15章 如何建立信號(hào)完整性實(shí)驗(yàn)室 15.1 建立信號(hào)完整性實(shí)驗(yàn)室的必要性 15.2 信號(hào)完整性仿真分析工具 15.3 PCB和互連測(cè)試分析工具 15.4 高速信號(hào)測(cè)試分析工具 15.5 誤碼率和接收機(jī)測(cè)試分析工具 15.6 系統(tǒng)級(jí)總線測(cè)試分析工具 15.7 電源完整性測(cè)試分析工具 15.8 其他測(cè)試工具 15.9 小結(jié) 參考文獻(xiàn) 第16章 如何搭建LVDS傳輸系統(tǒng)測(cè)量平臺(tái) 16.1 概述 16.2 FPGA內(nèi)部邏輯和并行接口測(cè)試 16.3 高速串行LVDS信號(hào)質(zhì)量測(cè)試 16.4 高速互連電纜和PCB的阻抗測(cè)試 16.5 系統(tǒng)誤碼率測(cè)試 16.6 小結(jié) 參考文獻(xiàn) 第17章 微波射頻測(cè)試技術(shù)白皮書 17.1 微波技術(shù)發(fā)展的挑戰(zhàn) 17.2 先進(jìn)測(cè)試儀表的技術(shù)說明 17.3 小結(jié) 參考文獻(xiàn) 后記