計算機組成原理與接口技術：基于MIPS架構實驗教程

第一篇 MIPS匯編程序設計
第1章 MIPS匯編程序開發(fā)環(huán)境
1.1 QtSpim簡介
1.2 菜單欄簡介
1.2.1 File菜單
1.2.2 Simulator菜單
1.2.3 其他菜單
第2章 MIPS匯編程序
2.1 MIPS匯編程序結構
2.2 QtSpim系統(tǒng)功能調用
2.3 QtSpim偽指令
2.4 QtSpim常用宏匯編指令
第3章 QtSpim匯編、調試程序示例
3.1 QtSpim用戶程序入口
3.2 QtSpim匯編查錯
3.3 QtSpim查看程序內存映像
3.4 QtSpim調試查錯
第4章 MIPS匯編程序示例
4.1 常用C語句匯編指令實現(xiàn)示例
4.1.1 if語句
4.1.2 while語句
4.1.3 for語句
4.1.4 switch語句
4.2 子程序設計示例
4.2.1 子程序結構
4.2.2 遞歸子程序設計
4.3 編程練習
第二篇 基于FPGA的計算機原型系統(tǒng)設計
第5章 FPGA開發(fā)工具Xilinx ISE
5.1 FPGA設計流程
5.2 ISE功能與應用
5.2.1 工程管理器
5.2.2 HDL 編輯器
5.2.3 IP 核生成工具
5.2.4 測試激勵生成器
5.2.5 iSim仿真工具
5.3 基于ISE開發(fā)FPGA的完整過程示例
5.3.1 啟動ISE
5.3.2 新建工程
5.3.3 代碼輸入
5.3.4 仿真
5.3.5 約束文件編寫
5.3.6 綜合
5.3.7 實現(xiàn)
5.3.8 編程文件產(chǎn)生
5.3.9 編程下載
第6章 單周期類MIPS微處理器設計
6.1 實驗目的
6.2 實驗環(huán)境
6.3 實驗示例
6.4 示例設計原理
6.5 示例工程代碼
6.5.1 新建工程
6.5.2 指令存儲器ROM模塊
6.5.3 數(shù)據(jù)存儲器RAM模塊
6.5.4 符號擴展模塊
6.5.5 寄存器組模塊
6.5.6 控制器模塊
6.5.7 ALU控制譯碼
6.5.8 ALU模塊
6.5.9 頂層模塊
6.6 示例代碼功能仿真
6.6.1 寄存器組仿真
6.6.2 控制器仿真
6.6.3 頂層仿真
6.7 實驗任務
第7章 存儲器映射I/O接口設計
7.1 實驗目的
7.2 實驗環(huán)境
7.3 實驗示例
7.4 示例設計原理
7.4.1 存儲器映像I/O尋址原理
7.4.2 I/O接口原理
7.5 示例工程代碼
7.5.1 增加I/O接口模塊
7.5.2 實例化I/O模塊
7.5.3 修改DRAM模塊的連線
7.5.4 修改IROM測試指令
7.5.5 修改控制器模塊和ALU模塊
7.6 功能仿真
7.6.1 I/O模塊仿真
7.6.2 頂層仿真
7.7 綜合、實現(xiàn)、生成bit流文件并下載檢驗
7.7.1 配置時序、引腳約束
7.7.2 綜合、實現(xiàn)、生成bit流文件
7.7.3 安裝開發(fā)板驅動
7.7.4 開發(fā)板編程
7.8 實驗任務
第8章 簡單VGA接口設計
8.1 實驗目的
8.2 實驗環(huán)境
8.3 實驗示例
8.4 示例設計原理
8.5 示例工程代碼
8.5.1 增加25MHz時鐘產(chǎn)生模塊
8.5.2 增加行列計數(shù)器模塊
8.5.3 增加同步信號及地址產(chǎn)生器模塊
8.5.4 增加顯示存儲器模塊
8.5.5 合成VGA控制器
8.5.6 實例化VGA控制器
8.5.7 實例化顯示存儲器
8.5.8 實例化顯示控制器時鐘模塊
8.5.9 修改指令
8.6 功能仿真
8.6.1 VGA模塊仿真
8.6.2 整體功能仿真
8.7 綜合、實現(xiàn)、產(chǎn)生bit流文件以及下載測試
8.7.1 修改引腳約束文件
8.7.2 綜合并產(chǎn)生bit流文件以及下載測試
8.8 實驗任務
第三篇 基于FPGA的嵌入式計算機系統(tǒng)設計
第9章 Xilinx嵌入式系統(tǒng)開發(fā)環(huán)境
9.1 Xilinx嵌入式硬件開發(fā)環(huán)境XPS
9.1.1 XPS 使用的特殊文件
9.1.2 XPS 的圖形界面
9.1.3 XPS的菜單
9.1.4 ChipScope片內調試工具
9.2 Xilinx嵌入式軟件開發(fā)環(huán)境
9.2.1 SDK軟件庫
9.2.2 SDK圖形界面
9.2.3 ELF文件結構
9.2.4 lscript.ld文件結構
9.2.5 SDK菜單
9.2.6 編譯和鏈接選項配置
9.2.7 SDK軟件調試圖形界面
第10章 基于MicroBlaze的Xilinx嵌入式系統(tǒng)平臺
10.1 MicroBlaze軟核微處理器
10.1.1 基本結構
10.1.2 中斷系統(tǒng)
10.1.3 總線結構
10.2 Standalone操作系統(tǒng)
10.2.1 中斷操作類函數(shù)
10.2.2 異常操作類函數(shù)
10.2.3 指令緩存操作類函數(shù)
10.2.4 數(shù)據(jù)緩存操作類函數(shù)
第11章 最小系統(tǒng)建立流程
11.1 建立工程
11.2 工程結構分析
11.3 使用SDK設計程序
11.4 使用SDK下載程序
11.5 使用SDK調試程序
第12章 C數(shù)據(jù)類型實驗
12.1 實驗目的
12.2 實驗環(huán)境
12.3 實驗要求
12.4 示例實驗過程
12.4.1 修改helloworld程序
12.4.2 觀察不同數(shù)據(jù)類型值
12.4.3 觀察foo結構體的內存映像
12.5 實驗任務
第13章 基于IP核的并行I/O接口實驗
13.1 實驗目的
13.2 實驗環(huán)境
13.3 實驗要求
13.4 相關IP核
13.4.1 AXI GPIO
13.4.2 AXI INTC
13.4.3 AXI Timer
13.5 示例實驗過程
13.5.1 中斷方式button按鍵以及switch輸入
13.5.2 中斷方式走馬燈實驗
13.5.3 7段數(shù)碼管實驗
13.5.4 矩陣鍵盤輸入實驗
13.6 實驗任務
第14章 定制IP核I/O接口實驗
14.1 實驗目的
14.2 實驗環(huán)境
14.3 實驗要求
14.4 實驗原理
14.5 示例實驗過程
14.5.1 定制并添加AXI IP到系統(tǒng)
14.5.2 連接AXI外設
14.5.3 導入硬件設計到SDK工具
14.5.4 添加定制IP核軟件驅動
14.5.5 使用SDK編寫IP核的應用程序
14.6 實驗任務
第15章 并行存儲器接口設計
15.1 實驗目的
15.2 實驗環(huán)境
15.3 實驗要求
15.4 實驗基本原理
15.5 示例實驗過程
15.6 實驗任務
第16章 DMA技術實驗
16.1 實驗目的
16.2 實驗環(huán)境
16.3 實驗要求
16.4 實驗原理
16.4.1 Xilinx XPS DMA控制器
16.4.2 standalone提供的DMA API函數(shù)
16.4.3 分級存儲系統(tǒng)
16.5 示例實驗過程
16.5.1 DMA實驗
16.5.2 Cache實驗
16.6 實驗任務
第17章 串行接口實驗
17.1 實驗目的
17.2 實驗環(huán)境
17.2.1 RS?232模塊(DCE)
17.2.2 D/A模塊
17.2.3 A/D模塊
17.3 實驗基本原理
17.3.1 uart?lite IP核
17.3.2 SPI IP核
17.4 示例實驗過程
17.4.1 RS?232接口通信
17.4.2 SPI接口D/A轉換
17.4.3 SPI接口A/D轉換
17.5 實驗任務
第18章 人機接口實驗
18.1 實驗目的
18.2 實驗環(huán)境
18.2.1 VGA接口
18.2.2 PS2模塊
18.2.3 圖像數(shù)據(jù)轉換工具
18.3 實驗基本原理
18.3.1 TFT IP核
18.3.2 PS2 IP核
18.3.3 鍵盤工作原理
18.3.4 鼠標工作原理
18.4 示例實驗過程
18.4.1 VGA接口實驗
18.4.2 PS2鍵盤接口實驗
18.4.3 PS2鼠標接口實驗
18.5 實驗任務
附錄 COE文件制作過程示例
參考文獻