CMOS模擬集成電路EDA設(shè)計技術(shù)

定　價：￥35.00

作　者：	戴瀾著
出版社：	電子工業(yè)出版社
叢編項：
標(biāo)　簽：	電子與通信基本電子電路

購買這本書可以去

ISBN：	9787121241031	出版時間：	2014-08-01	包裝：
開本：		頁數(shù)：	200	字數(shù)：

內(nèi)容簡介

　　電子設(shè)計自動化（Electronic Design Automation，EDA）工具主要是指以計算機為工作平臺，融合應(yīng)用電子技術(shù)、計算機技術(shù)、智能化技術(shù)最新成果而研制成的電子輔助軟件包。該軟件包可以使設(shè)計者在虛擬的計算機環(huán)境中進行早期的設(shè)計驗證，有效縮短了電路實體迭代驗證的時間、提高了集成電路芯片設(shè)計的成功率。一款成功的集成電路芯片源于數(shù)工程師成功的設(shè)計，而成功的設(shè)計在很大程度上又取決于有效、成熟的集成電路EDA 設(shè)計工具。本書主要介紹目前廣泛應(yīng)用的CMOS 模擬集成電路、版圖設(shè)計及物理驗證EDA 工具平臺。主要包括電路設(shè)計工具Cadence Spectre 和Synopsys Hspice，版圖設(shè)計工具Cadence Virtuoso 和物理驗證工具MentorCalibre。內(nèi)容涵蓋CMOS 模擬集成電路設(shè)計EDA 工具的發(fā)展、現(xiàn)狀及基礎(chǔ)理論和設(shè)計實例。本書通過基礎(chǔ)和實例結(jié)合的方式，由淺入深、系統(tǒng)地介紹了以上四類CMOS 模擬集成電路EDA 工具的基礎(chǔ)知識和設(shè)計仿真方法，覆蓋范圍廣，工程實用性強。

作者簡介

　　戴瀾博士，北方工業(yè)大學(xué)副教授。陳鋮穎博士，中國科學(xué)院微電子研究所助理研究員。主要從事射頻/模擬集成電路設(shè)計與研究，具有豐富的教學(xué)與科研經(jīng)驗。

圖書目錄

第1章 CMOS模擬集成電路EDA技術(shù)
1．1 CMOS模擬集成電路EDA技術(shù)概述
1．2 CMOS模擬集成電路設(shè)計流程
1．3 CMOS模擬集成電路EDA工具分類
1．4 CMOS晶體管EDA仿真模型
1．5 小結(jié)
第2章電路設(shè)計及仿真工具 Cadence Spectre
2．1 Spectre的特點
2．2 Spectre的仿真設(shè)計方法
2．3 Spectre與其他EDA軟件的連接
2．4 Spectre的基本操作
2．5 Spectre庫中的基本器件
2．6 小結(jié)
第3章 Cadence Spectre設(shè)計應(yīng)用
3．1 Spectre仿真基本流程
3．2 運算放大器的設(shè)計與仿真
3．3 小結(jié)
第4章電路設(shè)計及仿真工具 Synopsys Hspice
4．1 Hspice簡介
4．2 Hspice仿真窗口簡介
4．3 Hspice仿真網(wǎng)表描述
4．4 元件語句描述
4．4．1 源元件語句描述
4．4．2 有源元件語句描述
4．4．3 激勵源元件語句描述
4．5 元件模型語句描述
4．6 子電路語句描述
4．7 庫文件語句描述
4．8 電路分析結(jié)果輸出語句
4．9 常用仿真控制語句
4．10 電路基礎(chǔ)仿真分析語句
4．10．1 直流仿真分析語句
4．10．2 瞬態(tài)仿真分析語句
4．10．3 交流仿真分析語句
4．11 小結(jié)
第5章 Synopsys Hspice設(shè)計應(yīng)用
5．1 Hspice的基本設(shè)計流程
5．2 運算放大器的Hspice的設(shè)計與仿真
5．3 小結(jié)
第6章物理版圖設(shè)計工具 Virtuoso Layout Editor
6．1 Virtuoso 界面介紹
6．2 Virtuoso 基本操作
6．3 運算放大器版圖設(shè)計實例
6．3．1 NMOS晶體管版圖設(shè)計
6．3．2 運算放大器版圖設(shè)計
6．4 小結(jié)
第7章版圖驗證及參數(shù)反提工具Mentor Calibre
7．1 Calibre DRC檢查
7．2 Calibre LVS檢查
7．3 Calibre參數(shù)提取
7．4 Calibre與Hspice的后仿真驗證
7．5 小結(jié)