數(shù)字視頻編碼算法優(yōu)化理論、方法和芯片實現(xiàn)

第1章 緒論
1.1 數(shù)字媒體應用
1.2 數(shù)字媒體產(chǎn)業(yè)
1.3 數(shù)字視頻編解碼技術和標準
1.4 數(shù)字視頻編碼算法優(yōu)化
1.4.1 提高性能的編碼新算法
1.4.2 特定標準碼流語法結構受限的算法優(yōu)化
1.5 本書的結構
參考文獻
第2章 數(shù)字視頻編碼原理
2.1 視頻編碼方法概述
2.2 基于分塊預測變換混合編碼方案
2.3 預測編碼
2.3.1 預測差分編碼原理
2.3.2 預測方法
2.3.3 運動補償預測
2.3.4 幀內(nèi)預測
2.4 變換編碼
2.4.1 圖像正交變換
2.4.2 變換編碼系統(tǒng)框架
2.5 量化
2.6 熵編碼
2.7 基于分塊運動預測混合編碼方案
2.8 主流視頻編碼標準
參考文獻
第3章 率失真理論和視頻編碼率失真優(yōu)化
3.1 率失真理論
3.2 DCT系數(shù)分布模型
3.2.1 幾種典型DCT分布
3.2.2 幾種分布模型的比較
3.2.3 分段截斷DCT分布模型
3.3 典型率失真函數(shù)模型
3.4 率-量化模型分析和比較
3.5 失真-量化模型
3.5.1 典型D-Q模型
3.5.2 D-Q模型分析與比較
3.6 率失真優(yōu)化在視頻編碼中的應用
參考文獻
第4章 數(shù)字視頻編碼器設計和優(yōu)化
4.1 視頻編碼器優(yōu)化的必要性
4.2 視頻編碼器典型實現(xiàn)平臺
4.3 視頻編碼算法和架構優(yōu)化
4.4 基于視覺感知編碼
4.5 視頻編碼算法多目標性能優(yōu)化
4.6 視頻編碼算法多模塊關聯(lián)優(yōu)化
參考文獻
第5章 高清編碼器硬件架構綜述
5.1 編碼器IP核和ASIC芯片
5.1.1 編碼器架構
5.1.2 H.2 64編碼架構產(chǎn)業(yè)化情況
5.1.3 學術界H.2 64/AVC編碼架構
5.1.4 典型H.2 64/AVC編碼器架構
5.2 系統(tǒng)架構設計挑戰(zhàn)
5.2.1 架構設計挑戰(zhàn)
5.2.2 多目標性能優(yōu)化
5.3 應對挑戰(zhàn)的典型解決方案
5.4 架構設計和模塊分析
5.4.1 分級系統(tǒng)架構模型
5.4.2 SoC系統(tǒng)架構
5.4.3 存儲架構
5.4.4 互連架構
參考文獻
第6章 多目標性能優(yōu)化
6.1 FPGA/ASIC平臺多目標性能參數(shù)
6.2 多目標性能參數(shù)度量
6.3 基于多邊形面積度量的性能評價模型
6.4 基于功效系數(shù)法的性能評價模型
6.5 基于單位復雜度效率的性能評價模型
6.5.1 芯片流水實現(xiàn)資源消耗度量及模型
6.5.2 流水算法率-失真資源消耗代價模型
6.6 多目標性能約束下的算法優(yōu)化方法
參考文獻
第7章 多模塊聯(lián)合優(yōu)化及算法流水化映射
7.1 視頻編碼算法優(yōu)化關鍵模塊
7.2 多模塊之間關聯(lián)及算法優(yōu)化
7.3 基于耦合關聯(lián)度的多模塊優(yōu)化方法
7.4 流水化算法框架和算法流水化映射
7.4.1 多模塊聯(lián)合優(yōu)化算法框架
7.4.2 算法流水化映射
7.5 流水化算法驗證平臺搭建
7.6 基于編碼參數(shù)離散取值選擇的多目標性能優(yōu)化方法
參考文獻
第8章 運動估計算法和硬件架構
8.1 塊匹配運動估計算法
8.1.1 整像素塊匹配運動估計
8.1.2 運動向量預測和編碼
8.1.3 新的運動預測技術
8.2 運動估計算法優(yōu)化
8.2.1 快速搜索算法
8.2.2 匹配準則
8.3 運動估計面臨主要挑戰(zhàn)及多目標約束
8.3.1 挑戰(zhàn)
8.3.2 多目標性能優(yōu)化
8.4 支持多種分割模式的分像素運動估計算法
8.5 整像素、分像素運動估計結構綜述
8.5.1 整像素運動估計架構
8.5.2 IME中的分層數(shù)據(jù)復用分析
8.5.3 分像素運動估計架構
8.5.4 FME架構中并行數(shù)據(jù)復用分析
8.6 高清視頻運動估計算法設計考慮
8.6.1 多分辨率運動估計算法
8.6.2 數(shù)據(jù)組織和管理
8.7 適合高清大窗口的整像素分層運動估計算法
8.7.1 多分辨率運動估計中的像素組織
8.7.2 分層運動估計算法
8.7.3 智能多中心運動向量選擇
8.8 整像素、分像素運動估計協(xié)同設計
8.9 算法實驗結果
8.9.1 局部小窗口大小和性能損失
8.9.2 運動估計算法性能
參考文獻
第9章 模式選擇算法與硬件架構
9.1 模式選擇面臨的主要挑戰(zhàn)
9.2 模式選擇優(yōu)化關鍵技術
9.3 模式選擇算法和硬件結構綜述
9.3.1 算法
9.3.2 結構
9.4 率失真優(yōu)化模式選擇算法
9.4.1 率失真優(yōu)化關閉模式預選
9.4.2 部分模式率失真優(yōu)化模式選擇
9.4.3 算法性能
9.5 基于視覺感知的模式選擇
9.5.1 psy-rdo算法
9.5.2 psy-trellis量化算法
9.6 適合硬件實現(xiàn)的率失真優(yōu)化量化
9.6.1 SDQ算法概述
9.6.2 SDQ網(wǎng)格搜索
9.6.3 硬件實現(xiàn)挑戰(zhàn)
9.6.4 硬件友好的率失真優(yōu)化量化預選
9.6.5 動態(tài)網(wǎng)格圖結構
9.6.6 數(shù)據(jù)依賴免疫的預判決算法
9.6.7 完整算法
9.6.8 實驗結果
參考文獻
第10章 碼率控制算法與硬件架構
10.1 碼率控制概述
10.2 碼率控制多模塊約束
10.3 碼率控制多目標性能約束
10.4 碼率控制優(yōu)化關鍵技術
10.5 基于視頻特性的碼率控制整體算法
10.5.1 感知模糊復雜度
10.5.2 ratefactor參數(shù)調(diào)整
10.5.3 算法優(yōu)化作用機理分析
10.6 基于視覺感知的宏塊級MBTree算法
10.6.1 Lookahead滑動窗分析
10.6.2 參考傳遞代價度量
10.6.3 傳遞代價對量化參數(shù)偏移影響分析
10.7 空域自適應的VAQ量化控制算法
10.8 實驗結果
10.9 分析討論和展望
10.9.1 多模塊聯(lián)合優(yōu)化
10.9.2 拉格朗日系數(shù)選擇
參考文獻
第11章 AVS高清視頻編碼器硬件架構設計
11.1 概述
11.2 視頻編碼芯片實現(xiàn)方案
11.2.1 整體結構和模塊分割
11.2.2 AVS視頻編碼模塊結構
11.3 宏塊流水線結構
11.3.1 已有流水線結構分析
11.3.2 率失真優(yōu)化模式選擇對宏塊流水線的影響
11.3.3 支持率失真優(yōu)化模式選擇的四級流水線結構
11.4 大窗口整像素運動估計硬件結構
11.4.1 整像素運動估計算法和結構分析
11.4.2 高清編碼器運動估計算法設計考慮
11.4.3 硬件資源高度復用的整像素運動結構
11.4.4 資源消耗和性能分析
11.5 率失真優(yōu)化模式選擇硬件結構
11.5.1 高清編碼器模式選擇硬件架構
11.5.2 高清編碼器模式選擇系統(tǒng)結構
11.5.3 內(nèi)部塊級流水線結構分析
11.5.4 資源消耗和性能分析
11.6 整體結構和VLSI實現(xiàn)
11.6.1 行為級功能驗證策略
11.6.2 資源消耗和性能分析
11.7 結果及討論
參考文獻
第12章 算法確定模塊硬件架構綜述
12.1 熵編碼架構
12.1.1 算法分析
12.1.2 架構
12.2 去塊效應濾波架構
12.2.1 算法分析
12.2.2 架構
12.3 MVP算法和結構
參考文獻
第13章 展望
13.1 復雜度度量與性能評估模型
13.2 算法和架構的優(yōu)化
13.3 HEVC編碼器算法和架構設計
13.3.1 HEVC標準新的編碼工具
13.3.2 HEVC編碼復雜度與難點分析
13.3.3 HEVC編碼器架構設計思路
參考文獻