硬件描述語言與FPGA設(shè)計技術(shù)

　　硬件描述語言與FPGA設(shè)計技術(shù)是電子電氣及通信信息類專業(yè)的一門重要的基礎(chǔ)課程。本書主要介紹了在EDA軟件平臺上，用硬件描述語言VHDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線，之后再通過仿真驗證設(shè)計項目完成情況，直至掌握對特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等的工作流程和實現(xiàn)方法。本書以工程實例為導(dǎo)向，按照理論與實踐相結(jié)合的要求，對FPGA應(yīng)用中的理論、方法和設(shè)計技巧作了全面深入的討論，大部分實例在軟件設(shè)計環(huán)境Quartus Ⅱ和Cyclone Ⅲ系列FPGA器件上實現(xiàn)。本書可以作為電子電氣及通信信息類專業(yè)本科學(xué)生的教科書，也可以作為相關(guān)領(lǐng)域的工程技術(shù)人員的參考書。

暫缺《硬件描述語言與FPGA設(shè)計技術(shù)》作者簡介