Verilog HDL數(shù)字集成電路設(shè)計(jì)原理與應(yīng)用（第二版）

定　價(jià)：￥35.00

作　者：	蔡覺平，李振榮，何小川等
出版社：	西安電子科技大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787560641102	出版時(shí)間：	2016-08-01	包裝：
開本：		頁數(shù)：	296	字?jǐn)?shù)：

內(nèi)容簡介

　　本書系統(tǒng)地對Verilog HDL語法和程序設(shè)計(jì)進(jìn)行了介紹，明確了數(shù)字可綜合邏輯設(shè)計(jì)和測試仿真程序設(shè)計(jì)在Verilog HDL中的不同，通過對典型的組合邏輯電路、時(shí)序邏輯電路和測試程序的設(shè)計(jì)舉例，較為完整地說明了Verilog HDL在數(shù)字集成電路中的使用方法。全書共8章，主要內(nèi)容包括硬件描述語言和Verilog HDL概述，Verilog HDL的基本語法，Verilog HDL程序設(shè)計(jì)語句和描述方式，組合電路和時(shí)序電路的設(shè)計(jì)舉例，Verilog HDL集成電路測試程序和測試方法，較為復(fù)雜的數(shù)字電路和系統(tǒng)的設(shè)計(jì)舉例，數(shù)字集成電路中Verilog HDL的EDA工具和使用，以及對Verilog HDL發(fā)展的分析等。本書可作為電子信息類相關(guān)專業(yè)本科生和研究生的教材，也可作為數(shù)字集成電路設(shè)計(jì)工程師的參考書。