深入剖析ARM Cortex-A8

第1章  緒論 1
1．1  嵌入式系統(tǒng)概述 1
1．1．1  什么是嵌入式系統(tǒng) 1
1．1．2  嵌入式系統(tǒng)的組成 2
1．1．3  嵌入式系統(tǒng)的發(fā)展 5
1．1．4  嵌入式系統(tǒng)的應(yīng)用 7
1．2  嵌入式處理器 9
1．2．1  嵌入式微處理器 9
1．2．2  嵌入式微控制器 10
1．2．3  嵌入式數(shù)字信號(hào)處理器 10
1．2．4  嵌入式片上系統(tǒng) 11
1．3  嵌入式操作系統(tǒng) 11
1．3．1  嵌入式操作系統(tǒng)概述 11
1．3．2  嵌入式操作系統(tǒng)的特點(diǎn) 12
1．3．3  嵌入式實(shí)時(shí)操作系統(tǒng) 12
1．3．4  常見的嵌入式操作系統(tǒng) 13
1．4  嵌入式技術(shù)知識(shí)結(jié)構(gòu) 17
1．5  嵌入式工程師成長之路 18
第2章  ARM體系結(jié)構(gòu) 21
2．1  ARM簡(jiǎn)介 21
2．1．1  ARM公司簡(jiǎn)介 21
2．1．2  ARM技術(shù)特征 22
2．2  ARM處理器架構(gòu) 22
2．3  ARM處理器內(nèi)核 26
2．3．1  Classic處理器 26
2．3．2  Cortex-M系列 29
2．3．3  Cortex-R系列 32
2．3．4  Cortex-A系列 33
2．3．5  SecurCore處理器 38
2．3．6  ARM微處理器的應(yīng)用選型 39
2．4  Cortex-A8處理器編程模型 39
2．4．1  Cortex-A8內(nèi)核結(jié)構(gòu) 40
2．4．2  Jazelle擴(kuò)展體系結(jié)構(gòu) 42
2．4．3  TrustZone安全擴(kuò)展體系結(jié)構(gòu) 42
2．4．4  高級(jí)SIMD體系結(jié)構(gòu) 43
2．4．5  VFPv3體系結(jié)構(gòu) 43
2．4．6  處理器狀態(tài) 43
2．4．7  數(shù)據(jù)類型 44
2．4．8  存儲(chǔ)器格式 44
2．4．9  存儲(chǔ)器系統(tǒng)地址 45
2．4．10  處理器工作模式 46
2．4．11  寄存器組 47
2．4．12  異常 52
2．4．13  安全擴(kuò)展 57
2．4．14  系統(tǒng)控制協(xié)處理器 59
2．5  Cortex-A8存儲(chǔ)管理模型 60
2．5．1  高速緩沖存儲(chǔ)器（Cache） 62
2．5．2  虛擬內(nèi)存 62
2．5．3  頁表緩存TLB 65
2．5．4  存儲(chǔ)屬性 67
2．5．5  頁表的使用 68
2．5．6  存儲(chǔ)順序 69
2．6  Cortex-A8處理器時(shí)鐘系統(tǒng) 71
2．7  Cortex-A8處理器復(fù)位系統(tǒng) 73
2．9  Cortex-A8處理器功耗控制 75
2．10  流水線 79
2．10．1  流水線的概念和原理 79
2．10．2  流水線的分類 79
2．10．3  影響流水線性能的因素 81
第3章  硬件平臺(tái)詳解 83
3．1  S5PV210處理器概述 83
3．2  S5PV210系列芯片的結(jié)構(gòu)框圖 83
3．3  S5PV210系列芯片的特性 85
3．3．1  微處理器 86
3．3．2  存儲(chǔ)器子系統(tǒng) 87
3．3．3  多媒體 88
3．3．4  音頻子系統(tǒng) 90
3．3．5  安全子系統(tǒng) 90
3．3．6  接口 90
3．3．7  系統(tǒng)外設(shè) 92
3．3．8  AMBA總線 93
3．3．9  S5PV210和S3C6410的比較 95
3．4  S5PV210系列芯片的應(yīng)用領(lǐng)域 96
3．5  S5PV210芯片的封裝和引腳 96
3．6  開發(fā)板硬件設(shè)計(jì)說明（核心板） 102
3．6．1  S5PV210(SYS＆Connectivity)/Boot Option 102
3．6．2  S5PV210(DDR2＆SROM Memory) 107
3．6．3  S5PV210(Media) 109
3．6．4  S5PV210(Gen Power) 113
3．6．5  DDR2(1 Gbit×4)XM1 118
3．6．6  系統(tǒng)電源 125
3．6．7  復(fù)位電路 128
3．6．8  系統(tǒng)時(shí)鐘電路 128
3．6．9  JTAG接口電路 129
3．6．10  NANDFlash芯片模塊 130
3．6．11  音頻輸入與輸出電路 133
3．6．12  網(wǎng)絡(luò)驅(qū)動(dòng)芯片模塊 134
3．7  開發(fā)板硬件設(shè)計(jì)說明（底板） 137
3．7．1  板對(duì)板接口 137
3．7．2  電源 137
3．7．3  SDIO-GPIO電路、按鍵電路 137
3．7．4  蜂鳴器電路 141
3．7．5  串口電路 141
3．7．6  G-Sensor 142
3．7．7  EEPROM芯片 143
3．7．8  Ethernet 143
3．7．9  SD卡 144
3．7．10  Audio 144
3．7．11  HDMI接口 145
3．7．12  USB接口 146
2．7．13  LCD接口 146
3．7．14  MIPI-DSI接口 149
3．7．15  攝像頭接口 149
第4章  ARM處理器的指令系統(tǒng) 151
4．1  尋址方式 151
4．2  ARM指令集 154
4．2．1  指令格式 154
4．2．2  跳轉(zhuǎn)指令 158
4．2．3  數(shù)據(jù)處理指令 161
4．2．4  程序狀態(tài)寄存器傳輸指令 170
4．2．5  Load/Store指令 172
4．2．6  異常中斷產(chǎn)生指令 178
4．2．7  協(xié)處理器指令 180
4．2．8  指令速查表 182
4．3  Thumb指令集 193
4．3．1  Thumb指令集 193
4．3．2  Thumb-2指令集 194
4．3．3  ThumbEE指令集 195
4．4  ARM偽指令 195
4．5  ARM偽操作 198
4．5．1  符號(hào)定義偽操作 199
4．5．2  數(shù)據(jù)定義偽操作 200
4．5．3  符號(hào)定義偽操作 203
4．5．4  雜項(xiàng)偽操作 205
4．5．5  GNU ARM匯編偽操作 209
4．6  匯編程序設(shè)計(jì) 213
4．6．1  匯編語言的語句格式 213
4．6．2  匯編語言的程序結(jié)構(gòu) 219
4．7  C語言與匯編混合編程 220
4．7．1  ATPCS介紹 220
4．7．2  內(nèi)嵌匯編 222
4．7．3  ARM中的匯編和C語言相互調(diào)用 227
第5章  開發(fā)環(huán)境詳解 231
5．1  安裝并配置Fedora15 231
5．2  安裝交叉編譯器 231
5．3  使用MiniTools燒寫裸機(jī)程序 233
5．3．1  什么是MiniTools 233
5．3．2  安裝MiniTools工具 233
5．3．3  如何使用MiniTools燒寫裸機(jī)程序 234
5．4  跟我一起寫Makefile 236
5．4．1  Makefile的組成結(jié)構(gòu) 236
5．4．2  Makefile詳解 241
5．4．3  書寫規(guī)則 243
5．4．4  書寫命令 249
5．4．5  使用變量 252
5．4．6  使用條件判斷 258
5．4．7  使用函數(shù) 261
5．4．8  make的運(yùn)行 267
5．4．9  隱含規(guī)則 271
5．4．10  使用make更新函數(shù)庫文件 279
5．5  系統(tǒng)引導(dǎo)程序綜述 280
5．5．1  系統(tǒng)引導(dǎo)程序含義 280
5．5．2  系統(tǒng)引導(dǎo)程序的功能 281
5．5．3  BootLoader的操作模式 281
5．5．4  BootLoader的啟動(dòng) 282
5．5．5  幾個(gè)流行的BootLoader 282
5．5．6  U-Boot分析 285
5．5．7  移植U-Boot到開發(fā)板 286
第6章  GPIO端口 289
6．1  GPIO原理分析 289
6．1．1  GPIO類型 290
6．1．2  GPIO特性 290
6．1．3  端口功能定義 291
6．1．4  GPIO寄存器 301
6．1．5  I/O操作步驟 303
6．2  點(diǎn)亮LED 303
6．2．1  原理圖 303
6．2．2  匯編點(diǎn)亮LED 303
6．2．3  C語言點(diǎn)亮LED 308
6．3  控制蜂鳴器 311
6．3．1  原理圖 311
6．3．2  程序相關(guān)講解 311
6．3．3  編譯代碼和燒寫運(yùn)行 313
6．3．4  實(shí)驗(yàn)現(xiàn)象 313
6．4  查詢方式檢測(cè)按鍵 313
6．4．1  原理圖 313
6．4．2  程序相關(guān)講解 314
6．4．3  編譯代碼和燒寫運(yùn)行 315
6．4．4  實(shí)驗(yàn)現(xiàn)象 316
第7章  存儲(chǔ)器管理 317
7．1  存儲(chǔ)器概述 317
7．1．1  存儲(chǔ)器組織結(jié)構(gòu) 317
7．1．2  隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器 317
7．2  S5PV210的存儲(chǔ)系統(tǒng) 320
7．2．1  S5PV210的虛擬內(nèi)存映射 320
7．2．2  S5PV210微處理器的啟動(dòng)過程 322
7．3  S5PV210的內(nèi)存控制器 325
7．3．1  DRAM控制器 325
7．3．2  SROM控制器 327
7．3．3  OneNAND控制器 327
7．3．4  NANDFLASH控制器 328
7．4  控制iCache 329
7．4．1  什么是Cache 329
7．4．2  程序相關(guān)講解 329
7．4．3  編譯代碼和燒寫運(yùn)行 330
7．4．4  編譯代碼和燒寫運(yùn)行 330
7．5  重定位代碼到IRAM+0x4000 330
7．5．1  重定位 330
7．5．2  程序相關(guān)講解 330
7．5．3  編譯代碼和燒寫運(yùn)行 333
7．5．4  實(shí)驗(yàn)現(xiàn)象 333
7．6  重定位代碼到DRAM 333
7．6．1  關(guān)于DRAM 333
7．6．2  程序相關(guān)講解 335
7．6．3  編譯代碼和燒寫運(yùn)行 343
7．6．4  實(shí)驗(yàn)現(xiàn)象 343
7．7  NANDFlash的讀寫擦除 343
7．7．1  關(guān)于NANDFlash 343
7．7．2  程序相關(guān)講解 348
7．7．3  編譯代碼和燒寫運(yùn)行 359
7．7．4  實(shí)驗(yàn)現(xiàn)象 359
第8章  中斷機(jī)制 361
8．1  中斷的基本概念 361
8．1．1  中斷的概念 361
8．1．2  中斷源、中斷信號(hào)和中斷向量 362
8．1．3  中斷優(yōu)先級(jí) 364
8．1．4  中斷操作 366
8．2  S5PV210的中斷系統(tǒng) 366
8．2．1  向量中斷控制器 366
8．2．2  S5PV210的中斷源 367
8．2．3  中斷相關(guān)寄存器 370
8．3  中斷編程示例 377
8．3．1  程序相關(guān)講解 378
8．3．2  編譯代碼和燒寫運(yùn)行 381
8．3．3  實(shí)驗(yàn)現(xiàn)象 381
第9章  系統(tǒng)時(shí)鐘和定時(shí)器 383
9．1  系統(tǒng)時(shí)鐘 383
9．1．1  時(shí)鐘域 383
9．1．2  時(shí)鐘聲明 384
9．1．3  時(shí)鐘關(guān)系 385
9．1．4  時(shí)鐘的產(chǎn)生 386
9．1．5  時(shí)鐘配置過程 389
9．1．6  系統(tǒng)時(shí)鐘相關(guān)寄存器 389
9．1．7  系統(tǒng)時(shí)鐘示例 395
9．2  PWM定時(shí)器 398
9．2．1  PWM定時(shí)器概述 398
9．2．2  PWM定時(shí)器特點(diǎn) 399
9．2．3  PWM定時(shí)器的操作 399
9．2．4  PWM定時(shí)器相關(guān)寄存器 403
9．2．5  PWM定時(shí)器編程示例 406
9．3  看門狗定時(shí)器 408
9．3．1  看門狗定時(shí)器概述 408
9．3．2  看門狗定時(shí)器相關(guān)寄存器 409
9．3．3  看門狗定時(shí)器編程示例1 410
9．3．4  看門狗定時(shí)器編程示例2 412
9．4  RTC實(shí)時(shí)時(shí)鐘 415
9．4．1  RTC實(shí)時(shí)時(shí)鐘概述 415
9．4．2  RTC相關(guān)寄存器 416
9．4．3  RTC編程示例 418
第10章  串行通信接口 423
10．1  串行通信概述 423
10．1．1  通信的概念 423
10．1．2  通信的分類 423
10．1．3  串行通信和并行通信 424
10．1．4  同步通信和異步通信 425
10．2  UART接口 425
10．2．1  基本術(shù)語 425
10．2．2  異步串行通信協(xié)議 426
10．2．3  S5PV210的UART接口 430
10．2．4  S5PV210的UART相關(guān)寄存器 434
10．2．5  UART編程示例1 441
10．2．6  UART編程示例2 445
10．3  IIC接口 448
10．3．1  IIC總線接口概述 448
10．3．2  S5PV210的I2C接口 449
10．3．3  S5PV210的IIC相關(guān)寄存器 454
10．4  SPI接口 457
10．4．1  SPI接口概述 457
10．4．2  S5PV210的SPI操作 458
10．4．3  S5PV210的SPI相關(guān)寄存器 461
10．4．4  特殊功能寄存器的設(shè)置順序 466
第11章  人機(jī)接口技術(shù) 467
11．1  LCD接口 467
11．1．1  LCD概述 467
11．1．2  S5PV210的LCD控制器 469
11．1．3  S5PV210的LCD相關(guān)寄存器 497
11．1．4  LCD示例1 503
11．1．5  LCD示例2 508
11．2  IIS多音頻接口 510
11．2．1  概述 510
11．2．2  S5PV210的IIS相關(guān)寄存器 516
11．2．3  示例1 520
11．2．4  示例2 523
11．3  ADC和觸摸屏接口 528
11．3．1  概述 528
11．3．2  S5PV210的ADC和觸摸屏接口 529
11．3．3  S5PV210的ADC相關(guān)寄存器 533
11．3．4  示例 537
11．4  鍵盤接口 538
11．4．1  概述 538
11．4．2  S5PV210的鍵盤相關(guān)寄存器 542
第12章  嵌入式系統(tǒng)開發(fā)流程與設(shè)計(jì)方法 545
12．1  常用開發(fā)模型 545
12．1．1  邊開發(fā)邊修改模型 545
12．1．2  瀑布模型 546
12．1．3  快速原型模型 546
12．1．4  增量模型 547
12．1．5  螺旋模型 548
12．1．6  演化模型 548
12．2  需求分析階段 549
12．2．1  系統(tǒng)分析 550
12．2．2  用戶需求 550
12．2．3  系統(tǒng)需求 552
12．2．4  概要設(shè)計(jì) 554
12．3  詳細(xì)設(shè)計(jì)階段 556
12．3．1  體系結(jié)構(gòu)設(shè)計(jì) 556
12．3．2  硬件設(shè)計(jì) 556
12．3．3  軟件設(shè)計(jì) 558
12．3．4  設(shè)計(jì)檢查 558
12．4  科研開發(fā)階段 559
12．4．1  建模工具 559
12．4．2  開發(fā)平臺(tái) 561
12．4．3  軟件開發(fā)過程 561
12．5  測(cè)試階段 562
12．5．1  測(cè)試計(jì)劃目標(biāo) 562
12．5．2  測(cè)試類型 563
參考文獻(xiàn) 565