Verilog傳奇：從電路出發(fā)的HDL代碼設(shè)計(jì)

定　價(jià)：￥79.00

作　者：	吳濤著
出版社：	電子工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	電子工業(yè)技術(shù) 通信

購買這本書可以去

ISBN：	9787121298448	出版時(shí)間：	2016-09-01	包裝：	平裝
開本：	16開	頁數(shù)：	456	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　電路圖是代碼的基礎(chǔ)，代碼是電路圖的描述，這是數(shù)字邏輯系統(tǒng)設(shè)計(jì)的基本思路。本書正是遵循這種思路，從電路出發(fā)系統(tǒng)地介紹了Verilog語言的知識(shí)。本書以通俗幽默的語言介紹了Verilog語言的基礎(chǔ)知識(shí)以及對(duì)應(yīng)的電路設(shè)計(jì)技巧，其中重點(diǎn)強(qiáng)調(diào)了“看圖（電路圖）說話（寫Verilog代碼）”的思想。除了基本知識(shí)、可綜合語句、仿真驗(yàn)證外，還講解了復(fù)雜系統(tǒng)設(shè)計(jì)方法，介紹了3種不同算法的DDS系統(tǒng)的設(shè)計(jì)。通過閱讀本書，讀者可以熟練、全面地掌握針對(duì)工程實(shí)踐的Verilog語言的知識(shí)，并且了解了系統(tǒng)算法與定點(diǎn)化、系統(tǒng)結(jié)構(gòu)與電路設(shè)計(jì)等概念。在今后的工程實(shí)踐中，這些對(duì)于一個(gè)合格的數(shù)字邏輯設(shè)計(jì)工程師而言，都是必須掌握的知識(shí)。

作者簡(jiǎn)介

　　吳濤，從事過關(guān)于W-CDMA的FPGA IP core設(shè)計(jì)工作，也完成過W-CDMA和TDS-CDMA的接收機(jī)理論研究和鏈路仿真工作。綜合上面的工作，最終選擇了無線通訊的系統(tǒng)設(shè)計(jì)和標(biāo)準(zhǔn)設(shè)計(jì)工作。目前，有100多個(gè)已經(jīng)授權(quán)的發(fā)明專利，也是某個(gè)通訊行業(yè)標(biāo)準(zhǔn)文件的**作者，還有專利的思想被寫入3GPP的協(xié)議。

圖書目錄

忍者學(xué)校篇
第一章基礎(chǔ)知識(shí) 2
加和尚說技術(shù)發(fā)展穆金仙談?wù)Z言演變
Verilog語言發(fā)展及其主要特點(diǎn) 5
守規(guī)并非實(shí)際迂腐按部方為真正捷徑
ASIC與FPGA的開發(fā)流程 13
高速率信號(hào)要完整門陣列時(shí)序可約束
FPGA的時(shí)序約束 21
打勝仗未雨需綢繆做設(shè)計(jì)把握到細(xì)節(jié)
FPGA結(jié)構(gòu)與面向FPGA的設(shè)計(jì) 30
語言設(shè)計(jì)兩面全能初學(xué)乍練一頭霧水
Verilog語言的可綜合性 38
第二章語言層次 47
翻譯標(biāo)準(zhǔn)穆子得意胡說層次加菲犯難
標(biāo)準(zhǔn)內(nèi)容與邏輯層次 50
跳出行為天地寬廣面試之前必讀此節(jié)
非RTL級(jí)的Verilog簡(jiǎn)介 57
腳踏陰陽以生四象內(nèi)存數(shù)值而出格式
常量與表達(dá)式 63
出生命名自有準(zhǔn)則千絲萬縷布爾邏輯
變量類型 71
工程步驟自頂向下邏輯設(shè)計(jì)模塊連接
模塊設(shè)計(jì)與連接 77
下忍者篇
第三章組合操作 88
科學(xué)思維三段推理數(shù)字電路邏輯運(yùn)算
邏輯運(yùn)算 92
四則運(yùn)算正負(fù)整數(shù) 可否綜合加減乘除
算術(shù)運(yùn)算 99
適應(yīng)環(huán)境多種選擇分支導(dǎo)航關(guān)系比較
關(guān)系操作 107
關(guān)關(guān)雎鳩輾轉(zhuǎn)反側(cè) 位位比特拼接擴(kuò)展
位拼接與選取 113
前途歧路會(huì)看地圖系統(tǒng)分支選擇操作
“? ：”選擇操作 122
第四章還是組合 131
默默潛伏不求正名時(shí)時(shí)準(zhǔn)備立即響應(yīng)
組合邏輯：reg與always 134
條件面前戲說假如真情實(shí)感淚唱如果
選擇語句 143
數(shù)座“伊夫”管理困難多個(gè)數(shù)值討論“案例”
多選語句 151
沙彌聽講迷途知返老道說書指點(diǎn)迷津
組合邏輯綜合 160
中忍者篇
第五章時(shí)序邏輯 167
兩個(gè)活寶鎖存觸發(fā) 一對(duì)兄弟電平邊沿
觸發(fā)器與時(shí)序邏輯 171
積香廚中穆子做面集電芯內(nèi)觸發(fā)聯(lián)串
D觸發(fā)器鏈 181
包袱重壓蝸牛行路輕裝分擔(dān)馬蹄飛奔
時(shí)序與組合邏輯融合 192
獨(dú)木成林難于登天兄弟協(xié)力分進(jìn)合擊
并行化設(shè)計(jì)模式 204
天下大事欲速不達(dá) 建功立業(yè)集腋成裘
流水線設(shè)計(jì)模式 214
工作不滿老板發(fā)怒一人多用調(diào)度得當(dāng)
時(shí)分復(fù)用設(shè)計(jì)模式 231
第六章工程話題 241
系統(tǒng)復(fù)位無上法寶片外按鍵初級(jí)輸入
按鍵與復(fù)位 244
語言有限移位受限智力無邊位數(shù)可變
可變移位寬度的移位操作 255
數(shù)字邏輯狀態(tài)一統(tǒng) 數(shù)學(xué)抽象模型兩種
有限狀態(tài)機(jī)及其代碼 262
多個(gè)時(shí)鐘滴滴答答幾種隔離分分合合
多時(shí)鐘系統(tǒng) 275
重復(fù)工作令人煩惱循環(huán)描述可能綜合
循環(huán)控制 282
上忍者篇
第七章靈活模塊 291
辟邪驅(qū)鬼書寶尉遲復(fù)雜計(jì)算任務(wù)函數(shù)
函數(shù)與任務(wù) 294
統(tǒng)一環(huán)境統(tǒng)一定義一起修改一起作用
宏定義與宏判斷 303
結(jié)構(gòu)一致小節(jié)差異書寫單次參數(shù)細(xì)化
參數(shù) 310
學(xué)習(xí)方法模式總結(jié) 代碼簡(jiǎn)練生成有道
生成塊 319
綜合知識(shí)核心設(shè)計(jì) 數(shù)字分頻牛刀小試
數(shù)字分頻器核的設(shè)計(jì) 333
第八章電路之外 334
行為涉及紅花兩朵電路驗(yàn)證各有不同
與電路無關(guān)的HDL 347
繼承而來功能豐富范圍廣泛應(yīng)用謹(jǐn)慎
編譯指令 356
仿真亦需輸入輸出語言也有任務(wù)函數(shù)
系統(tǒng)任務(wù)與函數(shù) 364
武林高手也要吃飯最強(qiáng)設(shè)計(jì)必須測(cè)試
測(cè)量向量與激勵(lì) 374
對(duì)外聯(lián)絡(luò)語言接口勾選交通句柄函數(shù)
與其他語言/系統(tǒng)借口簡(jiǎn)介 383
火影篇
第九章綜合例子 391
脈沖時(shí)鐘時(shí)時(shí)震蕩正弦信號(hào)刻刻查表
DDS及其基于ROM查找表的實(shí)現(xiàn) 394
截弓為弦祖子得率化曲作線比丘成功
基于折線擬合的DDS實(shí)現(xiàn) 407
胡旋不停逐步逼近位寬延長內(nèi)外有別
基于CORDIC的DDS實(shí)現(xiàn) 421
常用Verilog關(guān)鍵詞的邏輯歸類 431
代碼風(fēng)格與規(guī)則 434
有關(guān)開發(fā)與仿真環(huán)境的資料 438