集成電路制造工藝技術(shù)體系

定　價(jià)：￥98.00

作　者：	嚴(yán)利人，周衛(wèi) 著
出版社：	科學(xué)出版社
叢編項(xiàng)：	半導(dǎo)體科學(xué)與技術(shù)叢書
標(biāo)　簽：	電子通信工業(yè)技術(shù)

購買這本書可以去

ISBN：	9787030501578	出版時(shí)間：	2016-12-01	包裝：	精裝
開本：	32開	頁數(shù)：	256	字?jǐn)?shù)：

內(nèi)容簡介

　　《集成電路制造工藝技術(shù)體系》從三個(gè)方面系統(tǒng)地論述集成電路的制造技術(shù)。首先是制造對(duì)象，對(duì)工藝結(jié)構(gòu)及結(jié)構(gòu)所對(duì)應(yīng)的電子器件特性進(jìn)行深入的分析與揭示。其次是生產(chǎn)制造本身，詳細(xì)討論集成電路各單步作用的本質(zhì)性特征及各不同工藝技術(shù)在成套流程中的作用，討論高端制造的組織、調(diào)度和管理，工藝流程的監(jiān)控，工藝效果分析與診斷等內(nèi)容。最后是支撐半導(dǎo)體制造的設(shè)備設(shè)施，該部分的論述比較簡明，但是也從整體和系統(tǒng)的角度突出了制造設(shè)備的若干要素。

作者簡介

　　嚴(yán)利人，男，生于1968年2月，祖籍江蘇。自1985年起接觸半導(dǎo)體、集成電路領(lǐng)域，目前主要從事半導(dǎo)體工藝技術(shù)研究及教學(xué)工作，技術(shù)領(lǐng)域涉及半導(dǎo)體器件設(shè)計(jì)與優(yōu)化、工藝研發(fā)、專用半導(dǎo)體設(shè)備研制等。在微電子領(lǐng)域發(fā)表學(xué)術(shù)論文多篇，出版譯著、專著3本。周衛(wèi)，男，生于1958年9月，祖籍廣西桂林。長期從事半導(dǎo)體工藝技術(shù)研究，技術(shù)領(lǐng)域涵蓋半導(dǎo)體器件工藝研發(fā)、半導(dǎo)體材料與器件表征、半導(dǎo)體器件輻照效應(yīng)、專用半導(dǎo)體設(shè)備研制等。

圖書目錄

第1章IC制造的技術(shù)特點(diǎn)與發(fā)展趨勢 1.1IC產(chǎn)業(yè)的發(fā)展歷史與趨勢 1.2IC制造技術(shù)的特點(diǎn) 1.2.1以復(fù)雜的物理—化學(xué)過程為主，技術(shù)門檻高 1.2.2生產(chǎn)效率高 1.2.3能夠?qū)崿F(xiàn)異常復(fù)雜的電路功能 1.2.4應(yīng)用極為廣泛 1.2.5微電子加工技術(shù)可延伸應(yīng)用于相近的其他產(chǎn)業(yè)制造 1.3本書的線索和章節(jié)內(nèi)容安排第2章半導(dǎo)體器件與工藝結(jié)構(gòu) 2.1總論 2，1.1器件：基于能級(jí) 2.1.2器件：基于能帶 2.2集成電路中的常規(guī)器件 2.2.1PN結(jié) 2.2.2雙極晶體管 2.2.3MOS晶體管 2.3工藝結(jié)構(gòu) 2.3.1雙極工藝 2.3.2NMOS 2.3.3CMOS 2.3.4BiCMOS 2.4其他器件及工藝結(jié)構(gòu) 2.4.1微機(jī)電系統(tǒng)器件 2.4.2太陽能電池 2.5新材料與新器件 2.5.1FinFET 2.5.2無結(jié)器件 2.5.3納米器件 2.5.4SiGe材料及SiGeHBT 2.5.5SiC與GaN 2.6微電子器件的表示 2.6.1結(jié)構(gòu)單元 2.6.2單元鏈、截面和微結(jié)構(gòu)體 2.6.3器件結(jié)構(gòu)分析 2.7總結(jié) 第3章IC制造單項(xiàng)工藝技術(shù) 3.1半導(dǎo)體材料的加工處理 3.1.1外延 3.1.2摻雜擴(kuò)散 3.1.3離子注入 3.2介質(zhì)／絕緣材料的加工處理 3.2.1氧化 3.2.2LPCVD 3.2.3PECVD 3.3互連工藝 3.3.1Al金屬化 3.3.2Cu金屬化 3.3.3多晶硅 3.3.4接觸 3.4位置與幾何形狀定義 3.4.1光刻 3.4.2刻蝕 3.4.3剝離 3.5輔助性工藝技術(shù) 3.5.1化學(xué)清洗 3.5.2熱處理 3.5.3平坦化與CMP 3.5.4工藝質(zhì)量監(jiān)控 3.6新工藝技術(shù)舉例 3.6.1ALD原子層淀積技術(shù) 3.6.2激光加工技術(shù) 3.7工藝庫 3.8總結(jié) 第4章IC制造工藝原理 4.1工藝模塊與流程 4.1.1LOCOS工藝模塊 4.1.2用于銅互連的大馬士革工藝 4.1.3CV測試短流程 4.1.4CMOS工藝 4.1.5BiCMOS工藝 4.2工藝結(jié)構(gòu)加工制造排序 4.2.1單元加工的排序及規(guī)則 4.2.2CMOS結(jié)構(gòu)工藝順序 4.2.3工藝流程的全展開 4.2.4工藝流程優(yōu)化 4.3工藝過程仿真 4.3.1仿真軟件簡介 4.3.2流程仿真實(shí)例 4.4正交實(shí)驗(yàn)設(shè)計(jì) 4.5總結(jié) 第5章IC制造工藝設(shè)備 5.1IC制造設(shè)備總論 5.2IC制造設(shè)備 5.2.1熱處理 5.2.2LPCVD 5.2.3離子注入機(jī) 5.2.4等離子體加工設(shè)備 5.2.5光刻及輔助工藝裝備 5.2.6電學(xué)測試 5.3總結(jié) 第6章IC制造的實(shí)施與優(yōu)化 6.1IC制造的生產(chǎn)規(guī)劃和作業(yè)調(diào)度 6.1.1IC設(shè)備的產(chǎn)能匹配 6.1.2IC制造單流程作業(yè)調(diào)度 6.1.3IC制造多流程作業(yè)調(diào)度 6.1.4生產(chǎn)過程的狀態(tài)跟蹤 6.2成品率控制技術(shù) 6.2.1統(tǒng)計(jì)控制 6.2.2動(dòng)態(tài)工藝條件技術(shù) 6.2.3工藝診斷分析 6.3總結(jié) 參考文獻(xiàn) 附錄多晶發(fā)射極NPN晶體管工藝仿真代碼