VHDL應(yīng)用教程

目 錄
第1章 緒論 1
1．1 EDA技術(shù)的含義 1
1．2 EDA技術(shù)的發(fā)展歷程 1
1．3 EDA技術(shù)的主要內(nèi)容 3
1．4 EDA軟件系統(tǒng)的構(gòu)成 5
1．5 EDA工具的發(fā)展趨勢 6
1．6 EDA的工程設(shè)計流程 7
1．7 數(shù)字系統(tǒng)的設(shè)計 9
習(xí)題 13
第2章 可編程邏輯器件 14
2．1 可編程邏輯器件的種類及分類方法 14
2．2 復(fù)雜的可編程邏輯器件 15
2．3 FPGA的配置模式 28
2．4 FPGA與CPLD的比較 32
習(xí)題 34
第3章 VHDL編程基礎(chǔ) 35
3．1 概述 35
3．2 VHDL語言要素 37
3．3 VHDL操作符 50
習(xí)題 53
第4章 VHDL程序結(jié)構(gòu) 54
4．1 實體 54
4．2 結(jié)構(gòu)體 57
4．3 塊語句結(jié)構(gòu) 59
4．4 進程 60
4．5 子程序 64
4．6 庫 70
4．7 VHDL程序包 72
4．8 配置 74
習(xí)題 75
第5章 VHDL順序語句 77
5．1 賦值語句 77
5．2 轉(zhuǎn)向控制語句 79
5．3 WAIT語句 86
5．4 NULL語句 87
5．5 子程序調(diào)用語句 88
5．6 返回語句 90
5．7 其他語句和說明 90
習(xí)題 95
第6章 VHDL并行語句 97
6．1 進程語句 97
6．2 塊語句 99
6．3 并行信號賦值語句 100
6．4 并行過程調(diào)用語句 102
6．5 元件例化語句 103
6．6 生成語句 108
習(xí)題 112
第7章 VHDL描述風(fēng)格 113
7．1 行為描述 113
7．2 數(shù)據(jù)流描述 114
習(xí)題 116
第8章 VHDL語言程序設(shè)計 117
8．1 組合邏輯電路設(shè)計 117
8．2 時序邏輯電路設(shè)計 122
8．3 存儲器設(shè)計 136
8．4 8位并行預(yù)置加法計數(shù)器設(shè)計 139
8．5 8位硬件加法器設(shè)計 140
8．6 正負脈寬數(shù)控調(diào)制信號發(fā)生器設(shè)計 142
8．7 D/A接口電路與波形發(fā)生器設(shè)計 145
8．8 BCD譯碼顯示電路設(shè)計 147
8．9 MCS-51單片機與CPLD接口邏輯設(shè)計 148
8．10 數(shù)字頻率計設(shè)計 152
8．11 A/D采樣控制器設(shè)計 157
8．12 8位硬件乘法器設(shè)計 159
8．13 流水燈控制器設(shè)計 166
習(xí)題 167
第9章 有限狀態(tài)機 169
9．1 一般狀態(tài)機的設(shè)計 169
9．2 摩爾狀態(tài)機的VHDL設(shè)計 172
9．3 米利狀態(tài)機的VHDL設(shè)計 174
9．4 狀態(tài)機的狀態(tài)編碼 176
9．5 狀態(tài)機剩余狀態(tài)處理 178
習(xí)題 179
第10章 MAX+PLUS II及QUARTUS II軟件應(yīng)用 181
10．1 Max+plus II軟件應(yīng)用指導(dǎo) 181
10．2 Quartus II軟件應(yīng)用指導(dǎo) 192
習(xí)題 203
第11章 實驗指導(dǎo) 204
11．1 十進制計數(shù)器設(shè)計 204
11．2 D觸發(fā)器設(shè)計 205
11．3 8位加法器設(shè)計 206
11．4 單穩(wěn)態(tài)電路設(shè)計 209
11．5 秒表設(shè)計 211
11．6 循環(huán)彩燈控制電路設(shè)計 213
11．7 DA控制電路設(shè)計 214
11．8 A/D采樣控制器設(shè)計 215
11．9 數(shù)字頻率計設(shè)計 216
11．10 正負脈寬數(shù)控調(diào)制信號發(fā)生器的設(shè)計 217
11．11 序列檢測器設(shè)計 218
參考文獻 219