數(shù)字信號處理系統(tǒng)設(shè)計

定　價：￥69.00

作　者：	李洪濤，顧陳，朱曉華
出版社：	國防工業(yè)出版社
叢編項：
標　簽：	暫缺

購買這本書可以去

ISBN：	9787118110524	出版時間：	2016-10-01	包裝：
開本：	16開	頁數(shù)：		字數(shù)：

內(nèi)容簡介

　　本書以數(shù)字信號處理理論為基礎(chǔ)，詳細介紹了與之相關(guān)的系統(tǒng)設(shè)計知識，內(nèi)容涵蓋了數(shù)字信號處理系統(tǒng)算法及其組成、高速數(shù)據(jù)采集技術(shù)、半導(dǎo)體存儲技術(shù)、高速數(shù)據(jù)通信技術(shù)、DSP與FPGA技術(shù)，以及電磁兼容與印刷電路板設(shè)計技術(shù)等。本書第1章概述了數(shù)字信號處理算法及其系統(tǒng)組成；第2～4章介紹了與之相關(guān)的數(shù)據(jù)采集、存儲及傳輸技術(shù)；第5、6章分別介紹了數(shù)字信號處理系統(tǒng)中的兩大核心處理芯片——DSP及FPGA在數(shù)字信號處理系統(tǒng)中的應(yīng)用；第7章介紹了電磁兼容與印刷電路板設(shè)計技術(shù)。本書可作為教材，內(nèi)容豐富、結(jié)構(gòu)合理、圖文并茂，便于實施系統(tǒng)教學(xué)。本書可以作為高等工科院校電類專業(yè)的教學(xué)用書，也可供相關(guān)工程技術(shù)人員參考。

作者簡介

暫缺《數(shù)字信號處理系統(tǒng)設(shè)計》作者簡介

圖書目錄

第1章緒論
1.1引言
1.2數(shù)字信號處理方法
1.2.1FFT算法
1.2.2FIR濾波器的基本結(jié)構(gòu)
1.2.3IIR數(shù)字濾波器的基本結(jié)構(gòu)
1.3數(shù)字信號處理系統(tǒng)
1.3.1數(shù)字信號處理系統(tǒng)的組成
1.3.2數(shù)字信號處理系統(tǒng)的設(shè)計
第2章高速數(shù)據(jù)采集技術(shù)
2.1概述
2.1.1模/數(shù)轉(zhuǎn)換的目的
2.1.2模/數(shù)轉(zhuǎn)換器的術(shù)語
2.2運算放大器與電壓比較器
2.2.1運算放大器
2.2.2電壓比較器
2.3模/數(shù)轉(zhuǎn)換器
2.3.1模/數(shù)轉(zhuǎn)換器基本原理
2.3.2模/數(shù)轉(zhuǎn)換器性能指標
2.3.3模/數(shù)轉(zhuǎn)換器的設(shè)計
2.4模擬/數(shù)字電源設(shè)計
2.4.1電源設(shè)計的目的
2.4.2模擬/數(shù)字部分電源設(shè)計
第3章半導(dǎo)體存儲器
3.1概述
3.1.1半導(dǎo)體存儲器的分類
3.1.2半導(dǎo)體存儲器的指標
3.2只讀存儲器
3.2.1電可擦除可編程存儲器
3.2.2閃爍存儲器
3.3隨機存取存儲器
3.3.1靜態(tài)隨機存取存儲器
3.3.2動態(tài)隨機存取存儲器
3.4存儲器硬件設(shè)計
3.4.1DDR-Ⅱ DRAM存儲器硬件設(shè)計
3.4.2QDR SRAM存儲器硬件設(shè)計
第4章高速數(shù)據(jù)通信技術(shù)
4.1概述
4.1.1數(shù)據(jù)通信技術(shù)分類
4.1.2數(shù)據(jù)通信的主要性能參數(shù)
4.1.3高速數(shù)據(jù)通信技術(shù)及其發(fā)展趨勢
4.2LVDS協(xié)議標準
4.2.1LVDS協(xié)議標準
4.2.2LVDS特點
4.3PCI Express總線標準
4.3.1PCI Express總線概述
4.3.2PCI Express總線的特點
4.3.3PCI Express總線數(shù)據(jù)傳輸過程
4.4SRIO總線標準
4.4.1SRIO總線概述
4.4.2SRIO總線的特點
4.4.3SRIO總線數(shù)據(jù)傳輸過程
第5章DSP技術(shù)
5.1概述
5.1.1DSP芯片的發(fā)展歷史
5.1.2DSP系統(tǒng)
5.2DSP芯片硬件結(jié)構(gòu)
5.2.1中央處理器
5.2.2存儲空間
5.2.3外設(shè)及接口
5.2.4TMS320C6678DSP芯片架構(gòu)
5.3DSP芯片設(shè)計
5.3.1DSP芯片硬件設(shè)計
5.3.2DSP芯片軟件設(shè)計
第6章可編程邏輯技術(shù)
6.1概述
6.1.1電子設(shè)計自動化技術(shù)和可編程邏輯器件的發(fā)展
6.1.2可編程邏輯器件設(shè)計流程簡介
6.2可編程邏輯器件基本結(jié)構(gòu)
6.2.1CPLD的基本結(jié)構(gòu)
6.2.2FPGA的基本結(jié)構(gòu)
6.3DSP芯片與FPGA
6.3.1DSP芯片與FPGA性能比較
6.3.2如何進行DSP芯片和FPGA方案選擇
6.4可編程邏輯器件發(fā)展趨勢
6.4.1嵌入式硬件資源
6.4.2IP軟核資源
6.5硬件描述語言
6.5.1VHDL簡介
6.5.2Verilog HDL簡介
6.5.3Verilog HDL與VHDL的比較
第7章電磁兼容與印刷電路板
7.1PCB與EMC
7.1.1導(dǎo)線和PCB走線
7.1.2電阻
7.1.3電容器
7.1.4電感
7.1.5變壓器
7.2信號完整性與串擾
7.2.1信號完整性的要求
7.2.2串擾
7.2.33-W原則
7.3傳輸線與端接技術(shù)
7.3.1傳輸線效應(yīng)
7.3.2端接方法
7.4接地與疊層
7.4.1接地的意義
7.4.2接地方法
7.4.3印刷電路板疊層
7.5旁路與去耦
7.5.1并聯(lián)電容器
7.5.2電源層和接地層電容
參考文獻